• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권2호
• /
• pp.202-207
• /
• 2015

A CMOS relaxation oscillator, with high robustness over process, voltage and temperature (PVT) variations, is designed in $0.18{\mu}m$ CMOS. The proposed oscillator, consisting of full-differential charge-discharge timing circuit and switched-capacitor based voltage-to-current conversion, could be expanded to a simple open-loop frequency synthesizer (FS) with output frequency digitally tuned. Experimental results show that the proposed oscillator conducts subcarrier generation for frequency-modulated ultra-wideband (FM-UWB) transmitters with triangular amplitude distortion less than 1%, and achieves frequency deviation less than 8% under PVT and phase noise of -112 dBc/Hz at 1 MHz offset frequency. Under oscillation frequency of 10.5 MHz, the presented design has the relative FS error less than 2% for subcarrier generation and the power dissipation of 0.6 mW from a 1.8 V supply.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2006년도 학술대회
• /
• pp.171-174
• /
• 2006

OFDM(orthogonal frequency division modulation)은 주파수 선택적인 페이딩 환경에서 높은 전송율과 빠른 속도를 가지는 효율적인 전송 기법이다. 그러나 OFDM 심볼이 시작되는 지점을 정확히 찾지 못하면 시간 영역에서 위상회전으로 인해 수신 데이터의 BER(bit error rate)이 높아질 수 있다. QPSK(quadrature phase shift king)변조를 이용한 OFDM 시스템에선 정수배의 샘플 옵셋만 아니라 소수배의 샘플 옵셋까지 보상하여 동기를 획득해야 한다. QPSK 심볼 복조 시 소수배의 샘플 옵셋이 잔존할 경우 시스템의 수신 성능은 떨어지기 때문이다. 본 논문에서는 QPSK변조를 이용한 OFDM 시스템에서 소수배의 샘플 옵셋이 존재할 경우 동기를 획득하는 방법에 대해 제안한다. 본 논문에서 제안된 심볼 타이밍 동기 방법은 수신된 트레이닝 심볼의 상관관계를 이용하여 0.5 샘플 이전과 이후의 충격응답을 각각 구하여 이들을 차를 이용하여 동기를 획득한다. 제안한 심볼 타이밍 동기 기법의 성능은 멀티패스의 모델화 채널을 적용한 모의실험을 통하여 검증하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2011년도 추계학술대회
• /
• pp.74-77
• /
• 2011

본 논문에서는, 지상파 3D HDTV 방송 전송을 위한 VSB(Vestigial Side Band) 변조방식의 심벌 타이밍 및 반송파 동기부 구조를 제안하고 그 성능을 검증해 보았다. 제안하는 동기부의 동작은 다음과 같다. 먼저 반송파 주파수 옵셋에 독립적인 심벌 타이밍 복구 알고리즘으로 타이밍 동기를 이룬다. 그리고 제안하는 프레임 검출 방법으로 프레임의 시작점을 알아내고, 반송파 주파수 옵셋 복구에 필요한 훈련 열을 얻어낸다. 마지막으로, 얻어진 훈련 열을 이용하여 반송파 주파수 옵셋과 반송파 위상 옵셋을 복구한다. 컴퓨터 모의실험 결과, 제안하는 동기부 구조는 이상적으로 동기를 이루었을 때의 BER(bit error rate)성능과 근접한 성능을 나타내었다.

• 한국통신학회논문지
• /
• 제25권12A호
• /
• pp.1774-1780
• /
• 2000

본 논문에서는 TDMA 방식의 고속의 버스트 데이터 전송에서 프리앰블의 오버샘플링 데이터 값을 이용한 새로운 피드포워드 타이밍 추정 기법을 제안한다. 제안된 추정 기법은 검출 오류 분산 값 (DEV : Detection Error Variance) 측면에서 기존의 여러 타이밍 추정기법과 MCRB (Modified Cramer-Rao Bound)와 비교되어 진다. 또한, 제안된 타이밍 추정 기법을 고정 샘플링 클럭과 타이밍 보정기로서 보간 필터를 이용한 심볼 동기 블록을 적용하여 이상적인 경우의 BER과 그 성능을 비교한 결과 이상적인 경우에 비해 성능 저하가 BER이 $10^{-3}$인 지점에서 최대 0.2dB 이내임을 확인하였다.

• 전자공학회논문지A
• /
• 제28A권5호
• /
• pp.361-369
• /
• 1991

The optics and the signal processor of dual beam laser Doppler velocimeter(LDV) was fabricated. By using the dual beam and the forward scattering, the optics part of LDV was fabricated. And the signal processor of LDV was designed by the frequency counter type using new 11:6 period timing device in order to remove error signals, and was made of the reference clock of a 500 MHz ECL oscillator. Doppler frequencies from 10KHz to 70MHz can be measured using the signal processor. In the accuracy of the period counting part, from 1.81x10**-4% to 1.27% is estimated, and in the accuracy of the validation logic part, from 0.78% to 14.78% is estimated.

• 한국항공운항학회지
• /
• 제23권3호
• /
• pp.35-41
• /
• 2015

Multilateration(MLAT) is commonly used in civil and military surveillance applications to accurately locate an aircraft, vehicle or stationary emitter. MLAT calculates the TDOA of signals by transmitted aircraft and determines the aircraft's location. With more than four receivers it is possible to estimate the 3D position of the aircraft by calculating the intersection of the resulting hyperbolas and the system integrity. In this study, our objectives are to apply MLAT technique to Jeju terminal control area and to propose a MLAT receiver network to properly estimate the positions of aircraft approaching this area. Based on computer simulations, we determine locations of ground receivers in Jeju terminal control area, calculate estimated position errors of the aircraft with respect to the selected receiver networks, and find the best receiver network with the least position error.

• 한국정보통신학회논문지
• /
• 제12권5호
• /
• pp.906-911
• /
• 2008

본 논문은 OFDM 시스템에서 주파수 옵셋을 제거하기 위한 회로를 CORDIC 알고리듬을 이용하여 Simulink 모델로 설계하여 성능을 평가하고, 이를 FPGA로 구현하기 위해 Xilinx의 System Generator 모델로 설계 구현하여 성능을 비교 평가한 것이다. 모의 실험 결과, Simulink 설계 결과와 System Generator 설계 결과 모두 옵셋 주파수가 $10^5MHz$ 이하일 때, CORDIC을 사용하였을 때의 성능이 우수함을 확인하였으며, 또한 구현한 FPGA의 성능을 평가하기 위해 Hardware Co-simulation 과정을 통해 Xilinx Spartan3 xc3s1000 fg676-4 Target Device에 로딩하고, 타이밍 해석과 resource량도 확인함으로서 성능을 검증하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.485-488
• /
• 2009

본 논문에서는 블록 채널 부호 계열에서 다중 오류정정 능력을 갖는 BCH Encoder를 FPGA로 구현한 논문이다. 또한 부호율의 변경이 가능하게 하여 다양화 부호 율에 따른 부호를 생성할 수 있게 하였다. 본 논문에서는 FPGA 구현을 위해 Matlab을 이용하여 시뮬레이션을 하였고, 이를 HDL로 설계하고, 동시에 Xilinx사의 System Generator를 사용하여 구현하였고, Timming Analysis와 Resource estimation도 하였다.

• 전자공학회논문지
• /
• 제50권8호
• /
• pp.136-142
• /
• 2013

DDR4와 같은 고속동작을 위한 메모리 제품에서, 데이타의 신뢰도 증가를 위해 CRC 기능이 추가되었다. 기존의 CRC 방식은 많은 부가회로 면적과 지연시간이 요구되기 때문에 고속동작의 메모리 제품에서 CRC 계산을 위한 내부 타이밍 마진의 부족현상이 증가한다. 따라서 본 논문에서는 이러한 문제를 해결할 수 있도록 matrix형 CRC 방법을 제시하고 CRC 계산을 빠르게 할 수 있는 XOR/XNOR 게이트를 제시하였다. matrix형 CRC는 모든 홀수 비트오류를 검출 가능하며, 4의 배수비트 오류를 제외한 짝수비트오류도 검출가능하다. 또한 단일오류(single error)에 대해서는 오류 정정이 가능하여 메모리 제품과 시스템간의 CRC 오류로 인한 데이터 재 전송의 부하를 감소시킬 수 있다. 또한 기존 방식대비 부가회로면적을 57% 개선할 수 있다. 제안한 XOR/XNOR는 6개의 TR.(트랜지스터)로 구성하였으며, 기존의 CRC 대비 35%의 면적 오버헤드를 감소시킬 수 있으며, 50%의 게이트 지연을 감소시킬 수 있다.

• 한국정보통신학회논문지
• /
• 제20권3호
• /
• pp.577-582
• /
• 2016

전류 컨베이어를 사용하는 카운터 타입의 동기형 시간-디지털 변환기를 공급전압 3volts에서 $0.18{\mu}m$ CMOS 공정을 이용하여 설계하였다. 비동기 시간-디지털 변환기의 단점을 보완하기 위해 클록은 시작신호가 인가되면 시작신호와 동기화되어 생성된다. 비동기형 시간-디지털 변환기에서 디지털 출력 값의 에러는 클록주기인 $-T_{CK}$에서 $T_{CK}$이다. 그러나 동기형 시간-디지털 변환기의 경우 에러는 0에서 $T_{CK}$이다. 시작신호와 클록의 동기화로 인하여 시간간격 신호를 디지털 값으로 변환할 때 출력 값의 에러 범위는 감소한다. 또한 고주파의 외부 클럭을 사용하지 않음에 따라 회로의 구성이 간단하다. 설계된 시간-디지털 변환기의 동작은 HSPICE 시뮬레이션을 통하여 확인하였다.