• 마이크로전자및패키징학회지
• /
• 제13권3호
• /
• pp.13-17
• /
• 2006

밀도가 높고 주기적인 배열의 기공과 나노패턴이 된 텅스텐 나노점이 실리콘 산화물/실리콘 기판위에 형성이 되었다. 기공의 지름은 25 nm이고 깊이는 40 nm 이었으며 기공과 기공 사이의 거리는 60 nm이었다. nm 크기의 패턴을 형성시키기 위해서 자기조립물질을 사용했으며 폴리스티렌(PS) 바탕에 벌집형태로 평행하게 배열된 실린더 모양의 폴리메틸메타아크릴레이트(PMMA)의 구조를 형성했다. 폴리메틸메타아크릴레이트를 아세트산으로 제거하여 폴리스티렌만 남아있는 건식 식각용 마스크를 만들었다. 실리콘 산화막은 불소 기반의 화학반응성 식각법을 이용하여 식각했다. nm크기의 트렌치 안에 선택적으로 증착된 텅스텐 나노점을 만들기 위해서 저압화학기상증착(LPCVD)방법을 이용하였다. 텅스텐 나노점과 실리콘 트렌치의 지름은 26 nm 와 30 nm였다.

• 마이크로전자및패키징학회지
• /
• 제18권1호
• /
• pp.49-53
• /
• 2011

Diamond-like carbon (DLC)은 $Sp^3$ 결합분율이 높은 준안정 상태의 비정질 탄소물질로 이루어진 박막이다. DLC는 기계적 특성, 화학적 특성, 윤활 특성뿐만 아니라 광학적, 전기적 특성 또한 우수한 물질이다. 본 연구에서는 DLC 박막을 그라파이트(graphite) 타깃을 출발 물질로 하여 고주파 마그네트론 스퍼터(RF magnetron sputter)로 $SiO_2$ 기판 상에 증착하였다. 증착된 DLC 박막은 후 열처리를 하였으며 열처리 온도에 따른 DLC 박막의 특성 변화를 관찰하였다. 열처리는 진공에서 급속가열법(rapid thermal process)으로 $300{\sim}500^{\circ}C$ 범위에서 시행하였다. 열처리된 DLC 박막은 전기적 특성 평가를 위하여 Hall 계수 측정기를 이용하여 상온 비저항을 측정하였으며 표면 변화를 확인하기 위하여 원자력 현미경(atomic force microscopy)을 이용하여 표면형상 변화를 관찰 하였다. 또한 표면특성, 비저항 특성 변화와 구조적 특성 변화와의 관계를 확인하기 위하여 X-선 광전자 분광법(X-ray photoelectron spectroscopy)과 라만 분광법을 이용하여 열처리에 따른 DLC 박막의 구조 변화를 관찰하였다.

• 대한전자공학회논문지SD
• /
• 제37권1호
• /
• pp.29-35
• /
• 2000

전자빔 증착 장비를 이용하여 SrS:Cu,X TFEL 소자를 제작한 후, 발광 특성을 분석하였다. 형광체 모체는 SrS 분말을 사용하였고 발광 중심체로는 Cu, $CuF_2,\;Cu_2S$ 또는 CuCl 등의 미분말을 사용하였다. SrS:Cu,X TFEL 소자의 발광 특성은 부활성제에 따라 매우 많은 변화를 나타내었다. SrS:$Cu_2$ TFEL 소자의 휘도($L_{40}$)와 효율 (${\eta}_{20}$)은 각각 1443 cd/$m^2$와 2.44 lm/w를 나타내었고, 녹색 빛의 발광 효율은 ZnS:Tb TFEL 소자보다 높아 새로운 녹색 형광체로의 활용이 기대되었다. SrS:CuCl TFEL 소자의 휘도($L_{40}$)와 효율(${\eta}_{20}$)은 각각 262 cd/$m^2$와 0.26 lm/w를 나타내었고 청색 빛을 방출하여 새로운 청색 형광체로의 활용 가능성을 확인하였다.

• 한국전기전자재료학회논문지
• /
• 제29권7호
• /
• pp.394-399
• /
• 2016

The silicon dioxide ($SiO_2$) was deposited using various gas as oxygen and nitrous oxide ($N_2O$) in nowadays. In order to improve electrical characteristics and the interface state density ($D_{it}$) in low temperature, It was deposited with carbon dioxide ($CO_2$) and silane ($SiH_4$) gas by inductively coupled plasma chemical vapor deposition (ICP-CVD). Each $D_{it}$ of $SiO_2$ using $CO_2$ and $N_2O$ gas was $1.30{\times}10^{10}cm^{-2}{\cdot}eV^{-1}$ and $3.31{\times}10^{10}cm^{-2}{\cdot}eV^{-1}$. It showed $SiO_2$ using $CO_2$ gas was about 2.55 times better than $N_2O$ gas. After 10 years when the thin film was applied to metal/insulator/semiconductor(MIS)-nonvolatile memory(NVM), MIS NVM using $SiO_2$($CO_2$) on tunneling layer had window memory of 2.16 V with 60% retention at bias voltage from +16 V to -19 V. However, MIS NVM applied $SiO_2$($N_2O$) to tunneling layer had 2.48 V with 61% retention at bias voltage from +20 V to -24 V. The results show $SiO_2$ using $CO_2$ decrease the $D_{it}$ and it improves the operating voltage.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 춘계학술대회 논문집
• /
• pp.55-56
• /
• 2009

Small RFID tag antenna were fabricated on Si substrate and their physical and electrical properties were evaluated. With decreasing the size of tag antenna on Si substrate, small SMD-type RFID tags could be fabricated, which is very useful for PCB tracking. Firstly, tag antenna pattern and the electromagnetic properties were simulated with HFSS. The frequency was 13.56MHz, the line-width and line-gap were modeled in the range of $50{\sim}200{\mu}m$. S parameters, SRF, and Q value were calculated from geometry. When the line-width and line-gap were 100um and the loop-turn was 10, the SRF was 80MHZ and the Q value was ca. 9. When the microstrip antenna pattern of aluminum was fabricated by using DC sputtering, Vpp of ca. 1.6V was obtained when the reader-tag distance was 40mm.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.361.2-361.2
• /
• 2014

Transition metal dichalcogenides (MoS2, WS2, WSe2, MoSe2, NbS2, NbSe2, etc.) are layered materials that can exhibit semiconducting, metallic and even superconducting behavior. In the bulk form, the semiconducting phases (MoS2, WS2, WSe2, MoSe2) have an indirect band gap. Recently, these layered systems have attracted a great deal of attention mainly due to their complementary electronic properties when compared to other two-dimensional materials, such as graphene (a semimetal) and boron nitride (an insulator). However, these bulk properties could be significantly modified when the system becomes mono-layered; the indirect band gap becomes direct. Such changes in the band structure when reducing the thickness of a WS2 film have important implications for the development of novel applications, such as valleytronics. In this work, we report for the controlled synthesis of large-area (~cm2) single-, bi-, and few-layer WS2 using a two-step process. WOx thin films were deposited onto a Si/SiO2 substrate, and these films were then sulfurized under vacuum in a second step occurring at high temperatures ($750^{\circ}C$). Furthermore, we have developed an efficient route to transfer these WS2 films onto different substrates, using concentrated HF. WS2 films of different thicknesses have been analyzed by optical microscopy, Raman spectroscopy, and high-resolution transmission electron microscopy.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.236.2-236.2
• /
• 2014

세계 반도체 시장은 컴퓨터 기능이 더해진 모바일 기기의 수요가 증가함에 따라 메모리반도체의 시장규모가 최근 빠른 속도로 증가했다. 특히 모바일 기기에서 저장장치 역할을 하는 비휘발성 반도체인 NAND Flash Memory는 스마트폰 및 태블릿PC 등 휴대용 기기의 수요 증가, SSD (Solid State Drive)를 탑재한 PC의 수요 확대, 서버용 SSD시장의 활성화 등으로 연평균 18.9%의 성장을 보이고 있다. 이러한 경제적인 배경 속에서 NAND Flash 미세공정 기술의 마지막 단계로 여겨지는 1Xnm 공정이 개발되었다. 그러나 1Xnm Flash Memory의 생산은 새로운 제조설비 구축과 차세대 공정 기술의 적용으로 제조비용이 상승하는 단점이 있다. 이에 따라 제조공정기술을 미세화하지 않고 기존의 수평적 셀구조에서 수직적 셀구조로 설계 구조를 다양화하는 기술이 대두되고 있는데 이 중 Flash Memory의 대용량화와 수명 향상을 동시에 추구할 수 있는 3D NAND 기술이 주목을 받게 되면서 공정기술의 변화도 함께 대두되고 있다. 3D NAND 기술은 기존라인에서 전환하는데 드는 비용이 크지 않으며, 노광장비의 중요도가 축소되는 반면, 증착(Chemical Vapor Deposition) 및 식각공정(Etching)의 기술적 난이도와 스텝수가 증가한다. 이 중 V-NAND 3D 기술에서 사용하는 박막증착 공정의 경우 산화막과 질화막을 번갈아 증착하여 30layer 이상을 하나의 챔버 내에서 연속으로 증착한다. 다층막 증착 공정이 비정상적으로 진행되었을 경우, V-NAND Flash Memory를 제조하기 위한 후속공정에 영향을 미쳐 웨이퍼를 폐기해야 하는 손실을 초래할 수 있다. 본 연구에서는 V-NAND 다층막 증착공정 중에 다층막의 두께를 가상 계측하는 알고리즘을 개발하고자 하였다. 증착공정이 진행될수록 박막의 두께는 증가하여 커패시터 관점에서 변화가 생겨 RF 신호의 진폭과 위상의 변화가 생긴다는 점을 착안하여 증착 공정 중 PECVD 장비 RF matcher와 heater에서 RF 신호의 진폭과 위상을 실시간으로 측정하여 데이터를 수집하고, 박막의 두께와의 상관성을 분석하였다. 이 연구 결과를 토대로 V-NAND Flash memory 제조 품질향상 및 웨이퍼 손실 최소화를 실현하여 제조 시스템을 효율적으로 운영할 수 있는 효과를 기대할 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.397.2-397.2
• /
• 2014

유기 발광 다이오드 (OLED)의 상용화를 위해 해결해야할 기술적 문제 중하나는 장수명이다. OLED에 적용된 유기물 층은 수분과 산소에 취약하여 소자 수명을 단축하는 요소로 작용하는데, 이를 해결하기 위해 유기물을 보호하며, 유기물 내로 침투되는 수분과 산소를 제어하기 위한 보호 층의 증착이 필수적이다. 필수적이다. 본 연구에서는, 사이클 화학 기상 증착법(C-CVD)을 이용하여 SiN/SiCN/SiN 구조의 무기 박막을 증착하여 유기물 보호층으로서의 적용 가능성을 제시하고자 한다. 이 때 각층의 두께는 각 각 10 nm이다. 증착된 다층 무기 박막은 비정질 상으로 수분 침투 보호막으로서 적당하다. 다층 무기 박막의 수분에 대한 저항성은 칼슘을 이용한 투과도 변화를 이용하여 측정하였다. 칼슘을 이용한 투과도 측정을 위해 고분자 PEN 필름위에 칼슘을 60nm 두께로 증착 시키고, 이어서 무기물인 SiN/SiCN/SiN의 다층 박막을 확산 방지층으로 증착 하였다. 제작된 소자는 온도 $85^{\circ}C$, 상대습도 85%의 가혹 조건에서 시간에 따른 표면 변화 및 투과도의 변화를 측정하였다. SiN/SiCN/SiN 구조를 갖는 무기 박막 층의 투습도는 3000시간까지는 $3.2{\times}10-5g/m/day$를 유지하였다. 이는 OLED 소자의 상용화를 위한 요구 조건에 근접한 값이다. 그러나 투습도는 측정 시간이 6000시간이 지난 후에 급격 증가하는데 이것은 30nm 두께의 SiN/SiCN/SiN의 확산 방지층에 임계 수명이 존재 한다는 것을 의미 한다고 할 수 있다. C-CVD 기술에 의해 제조된 다층 무기 박막 보호 층의 경계면에서 각 층간의 intermixing 현상이 관측되었으며, 이는 무기물 층의 결함과 핀 홀을 통해 내부로 확산 되는 수분의 침투 경로를 효과적으로 제어할 수 있는 방법이다. 본 연구 결과는 유연 기판 상에 제작된 OLED 소자에 적용 가능한 기술로서 소자 수명의 연장 뿐만 아니라 경량화에도 기여할 수 있는 기술이다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2010년도 춘계학술발표대회
• /
• pp.54.2-54.2
• /
• 2010

최근까지는 주로 비정질 실리콘이 디스플레이의 채널층으로 상용화 되어왔다. 비정질 실리콘 기반의 박막 트랜지스터는 제작의 경제성 및 균일성을 가지고 있어서 널리 상용화되고 있다. 하지만 비정질 실리콘의 구조적인 문제인 낮은 전자 이동도(< $1\;cm^2/Vs$)로 인하여 디스플레이의 대면적화에 부적합하며, 광학적으로 불투명한 특성을 갖기 때문에 차세대 디스플레이의 응용에 불리한 점이 있다. 이런 문제점의 대안으로 현재 국내외 여러 연구 그룹에서 산화물 기반의 반도체를 박막 트랜지스터의 채널층으로 사용하려는 연구가 진행중이다. 산화물 기반의 반도체는 밴드갭이 넓어서 광학적으로 투명하고, 상온에서 증착이 가능하며, 비정질 실리콘에 비해 월등히 우수한 이동도를 가짐으로 디스플레이의 대면적화에 유리하다. 특히 Zinc Oxide의 경우, band gap이 3.4eV로써, transparent conductors, varistors, surface acoustic waves, gas sensors, piezoelectric transducers 그리고 UV detectors 등의 많은 응용에 쓰이고 있다. 또한, a-Si TFTs에 비해 ZnO-based TFTs의 경우 우수한 소자 성능과 신뢰성을 나타내며, 대면적 제조시 우수한 균일성 및 낮은 생산비용이 장점이다. 그러나 ZnO-baesd TFTs의 경우 일정한 bias 아래에서 threshold voltage가 이동하는 문제점이 displays의 소자로 적용하는데 매우 중요하고 문제점으로 여겨진다. 특히 gate insulator와 channel layer사이의 interface에서의 defect에 의한 charge trapping이 이러한 문제점들을 야기한다고 보고되어진다. 본 연구에서는 Zinc Oxide 기반의 박막 트랜지스터를 DC magnetron sputtering을 이용하여 상온에서 제작을 하였다. 또한, $Si_3N_4$ 기판 위에 electron cyclotron resonance (ECR) $O_2$ plasma 처리와 plasma-enhanced chemical vapor deposition (PECVD)를 통하여 $SiO_2$ 를 10nm 증착을 하여 interface의 개선을 시도하였다. 그리고 TFTs 소자의 출력 특성 및 전이 특성을 평가를 하였고, 소자의 field effect mobility의 값이 향상을 하였다. 또한 Temperature, Bias Temperature stability의 조건에서 안정성을 평가를 하였다. 이러한 interface treatment는 안정성의 향상을 시킴으로써 대면적 디스플레의 적용에 비정질 실리콘을 대체할 유력한 물질이라고 생각된다.

• 한국재료학회지
• /
• 제8권11호
• /
• pp.1067-1073
• /
• 1998

CO와 $H_2$의 탄소원을 사용한 마이크로파 플라즈마 화학기상증착 방법으로 SOD 구조에 적용될 양질의 다이아몬드 박막을 형성하였고, SOD 구조를 형성하기 위해 diamond/Si(100) 구조 위에 poly-Si 박막을 저압화학기상 증착법으로 제작하였다. CO/$H_2$탄소원의 유량비 증가에 따라 다이아몬드의 결정은 octahedron 구조에서 cubo-octahedron 구조로 바뀌었으며, 결정면은 {111}과 {100}으로 혼합되어 형성되었다. 비정질 carbon과 non-diamond성분이 없는 양질의 다이아몬드 박막은 CO/$H_2$의 유량비가 0.18일 때 형성되었으며, 주 결정상은 (111) 면이었다. diamond/Si(100) 계면은 void가 없는 평활한 계면을 이루었으며, 다이아몬드 박막의 유전상수, 누설전류와 비저항은 각각 $5.31\times10^{-9}A/cm^2$ 그리고 $9\times{10^7}{\Omega}cm$이었다.