• 한국수학교육학회지시리즈D:수학교육연구
• /
• 제24권1호
• /
• pp.1-27
• /
• 2021

For elementary school children, learning the standard multiplication algorithm with accuracy, clarity, consistency, and efficiency is a daunting task. Nonetheless, what should be our expectation in procedural fluency, for example, in finding the product of 25 and 37 among fifth grade students? Collectively, has the mathematics education community emphasized the value of conceptual understanding to the detriment of procedural fluency? In addition to examining these questions, we survey multiplication algorithms throughout history and in textbooks and reconceptualize the standard multiplication algorithm by using a new tool called the Multiplication Aid Template.

• 한국초등수학교육학회지
• /
• 제14권2호
• /
• pp.287-314
• /
• 2010

알고리즘을 지도하는 전통적인 방법은 우선 '표준 알고리즘'을 완성된 형태로 제시하고 이어서 간단한 사례를 통하여 이해한 다음, 보다 일반적인 문제에 적용함으로써 표준 알고리즘을 연습하는 형태이다. 그러나 이 방법은 표준 알고리즘에 지나치게 집중되어 있다는 문제점과 함께, 학생 스스로 문제에 적합한 알고리즘을 선택하거나 알고리즘 자체를 개발하는 경험을 제공하지 못한다는 제한점을 갖고 있다. 이 논문에서는 자연수 곱셈 알고리즘의 다양성을 활용하여 학생 스스로 알고리즘을 개발하고 발명할 수 있도록 지도하는 방안을 상세하게 구안하였고, 그에 따른 교수실험을 통하여 초등학교 3학년 학생의 곱셈 알고리즘에 대한 이해 과정을 분석하였다. 그 결과는 첫째, 실험적인 지도안으로 학습한 실험반은 자리값의 원리와 분배법칙의 이해에 있어서 비교반보다 높은 성취를 보였으나, 계산 능력에 있어서는 그렇지 못했다. 둘째, 비교반은 물론 실험반에서도 표준 알고리즘의 선호도가 가장 높았으며, 실험반에서는 표준 알고리즘 다음으로 격자곱셈의 선호도가 높은 것으로 나타났다. 격자 곱셈을 교육 소재로 활용하는 것을 적극 고려할 필요가 있다. 셋째, 비례표는 그것이 가지는 이론적인 장점에도 불구하고 우리나라 초등학교 3학년 학생이 배우기에는 다소 무리가 따르는 것으로 나타났다.

• 한국수학교육학회지시리즈E:수학교육논문집
• /
• 제35권4호
• /
• pp.505-525
• /
• 2021

본 연구에서는 한국과 일본, 싱가포르, 미국의 초등학교 수학 교과서에서 곱하는 수가 두 자리 수인 자연수 곱셈 계산을 어떻게 제시하는지를 비교·분석하여 곱셈 지도 관련 교육적 시사점을 도출하고자 하였다. 교과서 분석 결과, 우리나라 교과서는 10과 10의 거듭제곱의 곱을 별도로 지도하지 않는 반면, 일본, 싱가포르, 미국 교과서는 관련 내용을 명시하여 제시하고 있음을 확인하였다. '×(몇십)'의 지도에서는 일본과 미국 교과서가 자릿값에 따라 나누어 곱한 부분곱의 계산과정에서 적용되는 곱셈의 결합법칙 지도를 형식적으로 접근하고 있었다. 세로셈 계산 도식은 대체적으로 분배법칙에 따른 부분곱 계산을 자리를 맞추어 표기하는 표준적인 방식을 따르고 있었지만, 지도 모델과 분배법칙의 지도 방법, 끝 자리 '0'의 표기 등에서 차이가 확인되었다. 이상의 분석결과를 토대로 곱셈 지도와 관련한 시사점을 제안하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1025-1028
• /
• 1998

Hardware to implement the parallelized Floating-point rounding algorithm is described. For parallelized additions, we propose an addition module which has carry selection logic to generate two results accoring to the input valuse. A multiplication module for parallelized multiplications is also proposed to generate Sum and Carry bits as intermediate results. Since these modules process data in IEEE standard Floatingpoint double precision format, they are designed for 53-bit significands including hidden bits. Multiplication module is designed with a Booth multiplier and an array multiplier.

• 대한수학교육학회지:학교수학
• /
• 제14권1호
• /
• pp.135-150
• /
• 2012

이 논문에서는 먼저 2007 개정 교육과정에 따른 초등수학 교과서의 분수 곱셈 알고리즘 도입 활동을 7차 교과서와 비교, 분석하였다. 직사각형의 넓이 모델로 분수 곱셈 알고리즘 형식화를 시도한 7차 교과서와 달리, 개정 교과서에는 직사각형 넓이 모델과 더불어 길이 모델을 사용한다. 개정 교과서에 제시된 활동들과 '분모는 분모끼리 분자는 분자끼리 곱한다'는 분수 곱셈 알고리즘은 직접적으로 연결되지 않는다. 이 논문의 후반부에서는, 길이 모델을 도입한 개정 교과서의 시도에서 한발 더 나아가, 길이 모델과 분수 곱셈 알고리즘의 연결성을 분명하게 하기 위해 고려해야 할 사항을 고찰하였다. 길이 모델과 분수 곱셈 알고리즘은 '분배 전략'을 매개로, 즉 분수 곱셈 문제 상황을 분배 전략으로 해결하고 그 해결 과정을 길이 모델로 나타내고 그것을 형식화하는 경험을 통해 연결될 수 있다. 이와 같은 경험은, (진분수)${\times}$(진분수) 에서 일회성으로 다루어질 것이 아니라, (진분수)${\times}$(단위분수), (자연수)${\times}$(진분수), 몫으로서 분수 개념 등에서 포괄적으로 고려되어야 할 성질의 것이다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제54권12호
• /
• pp.723-731
• /
• 2005

The $4{\times}4$ homogeneous transformation matrix is a compact representation of orientation and position of an object in robotics and computer graphics. A coordinate transformation is accomplished through the successive multiplications of homogeneous matrices, each of which represents the orientation and position of each corresponding link. Thus, for real time control applications in robotics or animation in computer graphics, the fast multiplication of homogeneous matrices is quite demanding. In this paper, a parallel-architecture vector processor is designed for this purpose. The processor has several key features. For the accuracy of computation for real application, the operands of the processors are floating point numbers based on the IEEE Standard 754. For the parallelism and reduction of hardware redundancy, the processor takes column vectors of homogeneous matrices as multiplication unit. To further improve the throughput, the processor structure and its control is based on a pipe-lined structure. Since the designed processor can be used as a special purpose coprocessor in robotics and computer graphics, additionally to special matrix/matrix or matrix/vector multiplication, several other useful instructions for various transformation algorithms are included for wide application of the new design. The suggested instruction set will serve as standard in future processor design for Robotics and Computer Graphics. The design is verified using FPGA implementation. Also a comparative performance improvement of the proposed design is studied compared to a uni-processor approach for possibilities of its real time application.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.695-698
• /
• 2005

The finite-field multiplication can be applied to the wide range of applications, such as signal processing on communication, cryptography, etc. However, an efficient algorithm and the hardware design are required since the finite-field multiplication takes much time to compute. In this paper, we propose a radix-4 systolic multiplier on $GF(2^m)$ with comparative area and performance. The algorithm of the proposed standard-basis multiplier is mathematically developed to map on low-cost systolic cell, so that the proposed systolic architecture is suitable for VLSI design. Compared to the bit-serial and digit-serial multipliers, the proposed multiplier shows relatively better performance with low cost. We design and synthesis $GF(2^{193})$ finite-field multiplier using Hynix $0.35{\mu}m$ standard cell library and the maximum clock frequency is 400MHz.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.333-336
• /
• 1999

In this paper, a new high speed parallel input and parallel output GF(2$^{m}$ ) multiplier based on standard basis is proposed. The concept of the multiplication in standard basis coordinates gives an easier VLSI implementation than that of the dual basis. This proposed algorithm and method of implementation of the GF(2$^{m}$ ) multiplication are represented by two kinds of basic cells (which are the generalized and fixed basic cell), and the minimum critical path with pipelined operation. In the case of the generalized basic cell, the proposed multiplier is composed of $m^2$ basic cells where each cell has 2 two input AND gates, 2 two input XOR gates, and 2 one bit latches Specifically, we show that the proposed multiplier has smaller complexity than those proposed in 〔5〕.

• 정보보호학회논문지
• /
• 제29권3호
• /
• pp.515-518
• /
• 2019

타원곡선 상수배 연산은 사영좌표계를 기반으로 대부분 모듈러 곱셈으로 계산되므로 모듈러 곱셈의 효율성은 타원곡선암호의 성능에 크게 영향을 미친다. 본 논문에서는 FIPS 186-4의 224비트 소수체에서 효율적인 모듈러 곱셈 방법을 제안한다. 제안하는 방법은 Karatsuba 곱셈과 새로운 모듈러 감산을 수행한다. 제안하는 모듈러 곱셈은 기존방법에 비하여 25%정도 빠르며, 모듈러 감산만 비교하면 기존 방법보다 50% 연산으로 계산이 가능하다.

• 한국정보과학회논문지:시스템및이론
• /
• 제36권6호
• /
• pp.502-510
• /
• 2009

Multiprecision Squaring은 공개키 알고리즘을 구성하는 연산 중에서 가장 중요한 연산 중 하나이다. 본 논문에서는 기존의 Multiprecision Squaring 알고리즘을 개선하여 연산 양을 줄임으로 성능을 항상시키는 Squaring 기법들을 제시하고 구현하였다. Scott이[1]에서 제안한 Carry-Catcher Hybrid 곱셈 알고리즘은 Gura가 제안한 Hybrid 곱셈 알고리즘[2]을 계승 발전시킨 것으로 MRACL 라이브러리에 구현되어 있으며, Carry-Catcher Hybrid 방법 사용한 Multiprecision Squaring 알고리즘도 MIRACL에 함께 구현되어 있다. 본 논문에서 이 Carry-Catcher Hybrid Squaring 알고리즘을 발전시켜 보다 효율적인 Squaring 알고리즘인 Lazy Doubling Squaring 알고리즘을 제안하고 구현하였으며, atmega128상에서 성능테스터를 수행하여 Carry-Catcher Hybrid Squaring 알고리즘과 비교하여 더 효율적인 알고리즘임을 보였다. 표준 Squaring 알고리즘이 $S_{ij}\;=\;x_i\;{\ast}\;x_j\;=\;S_{ij}$인 사실을 기반으로 곱셈의 횟수를 절반 가까이 줄인 알고리즘이라면 본 논문에서 제시한 Lazy Doubling Squaring 알고리즘은 $a_0\;{\ast}\;2\;+\;a_1\;{\ast}\;2\;+\;...\;+\;a_{n-1}\;{\ast}\;2\;+\;a_n\;{\ast}\;2\;=\;(a_0\;+\;a_1\;+\;...\;+\;a_{n-1}\;+\;a_n)\;{\ast}\;2$ 라는 사실을 기반으로 하여 doubling 연산 횟수를 획기적으로 줄인 알고리즘으로, MIRACL에 구현되어 있는 Multiprecision Squaring 알고리즘 보다 atmega128상에서 약 25% 정도의 빠른 결과를 얻을 수 있었으며, 저자가 아는 바로는 현재까지 나온 어떤 방법보다 빠르다.