• 대한전자공학회논문지SD
• /
• 제42권1호
• /
• pp.47-55
• /
• 2005

본 논문에서는 각종 고성능 디스플레이 등 주로 고속에서 저전력과 소면적을 동시에 요구하는 시스템 응용을 위한 임베디드 코어 셀로서의 8b 240 MS/s CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 아날로그 입력, 디지털 출력 및 전원을 제외한 나머지 모든 신호는 칩 내부에서 발생시켰으며, 본 설계에서 요구하는 240 MS/s 사양에서 면적 및 전력을 동시에 최적화하기 위해 2단 파이프라인 구조를 사용하였다. 특히 입력 단에서 높은 입력 신호 대역폭을 얻기 위해 개선된 부트스트래핑기법을 제안함과 동시에 잡음 성능을 향상시키기 위해 제안하는 온-칩 전류/전압 발생기를 온-칩 RC 저대역 필터와 함께 칩 내부에 집적하였으며, 휴대 응용을 위한 저전력 비동작 모드 등 각종 회로 설계 기법을 적절히 응용하였다. 제안하는 시제품 ADC는 듀얼모드 입력을 처리하는 DVD 시스템의 핵심 코어 셀로 집적되었으며, 성능 검증을 위해 0.18um CMOS 공정으로 별도로 제작되었고, 측정된 DNL과 INL은 각각 0.49 LSB, 0.69 LSB 수준을 보여준다. 또한, 시제품측정 결과 240 MS/s 샘플링 속도에서 최대 53 dB의 SFDR을 얻을 수 있었고, 입력 주파수가 Nyquist 입력인 120 MHz까지 증가하는 동안 38 dB 이상의 SNDR과 50 dB 이상의 SFDR을 유지하였다. 시제품 ADC의 칩 면적은 1.36 ㎟이며, 240 MS/s 에서 측정된 전력 소모는 104 mW이다.

• Asian-Australasian Journal of Animal Sciences
• /
• 제31권5호
• /
• pp.628-635
• /
• 2018

Objective: To determine the effects of genomic breeding values (GBV) and single nucleotide polymorphisms (SNP) on the total number of piglets born (TNB) in 3 pig breeds (Berkshire, Landrace, and Yorkshire). Methods: After collecting genomic information (Porcine SNP BeadChip) and phenotypic TNB records for each breed, the effects of GBV and SNP were estimated by using single step best linear unbiased prediction (ssBLUP) method. Results: The heritability estimates for TNB in Berkshire, Landrace, and Yorkshire breeds were 0.078, 0.107, and 0.121, respectively. The breeding value estimates for TNB in Berkshire, Landrace, and Yorkshire breeds were in the range of -1.34 to 1.47 heads, -1.79 to 1.87 heads, and -2.60 to 2.94 heads, respectively. Of sows having records for TNB, the reliability of breeding value for individuals with SNP information was higher than that for individuals without SNP information. Distributions of the SNP effects on TNB did not follow gamma distribution. Most SNP effects were near zero. Only a few SNPs had large effects. The numbers of SNPs with absolute value of more than 4 standard deviations in Berkshire, Landrace, and Yorkshire breeds were 11, 8, and 19, respectively. There was no SNP with absolute value of more than 5 standard deviations in Berkshire or Landrace. However, in Yorkshire, four SNPs (ASGA 0089457, ASGA0103374, ALGA0111816, and ALGA0098882) had absolute values of more than 5 standard deviations. Conclusion: There was no common SNP with large effect among breeds. This might be due to the large genetic composition differences and the small size of reference population. For the precise evaluation of genetic performance of individuals using a genomic selection method, it may be necessary to establish the appropriate size of reference population.

• Journal of Advanced Marine Engineering and Technology
• /
• 제32권8호
• /
• pp.1248-1256
• /
• 2008

In this paper, basic characteristics of transmission line employing PPGM (periodically perforated ground metal) were investigated using theoretical and experimental analysis.According to the results, unlike the conventional PBG (photonic band gap) structures, the characteristic impedance of the transmission line employing PPGM structure showed a real value, which exhibited a very small dependency on frequency. The transmission line employing PPGM structure showed a loss (per quarter wave length) higher by $0.1{\sim}0.2\;dB$ than the conventional microstrip line. According to the investigation of the dependency of RF characteristic on ground condition, the RF characteristic of the transmission line employing PPGM structure was hardly affected by the ground condition in the frequency lower than Ku band, but fairly affected in the frequency higher than Ku band, which indicated that coplanar waveguide employing PPGM structure was optimal for RF characteristic and reduction of size. Considering above results, impedance transformer was developed using coplanar waveguide with PPGM structure for the first time, and good RF characteristics were observed from the impedance transformer. In case that {\lambda}/4$ impedance transformer with a center frequency of 9 GHz was fabricated for a impedance transformation from 20 to10 {\Omega}$, the line width and length were 20 and $500\;{\mu}m$, respectively, and its size was only 0.64 % of the impedance transformer fabricated with conventional microstrip lines. Above results indicate that the transmission line employing PPGM is a promising candidate for a development of matching and passive elements on MMIC.

• 대한전자공학회논문지SD
• /
• 제48권3호
• /
• pp.18-24
• /
• 2011

본 논문에서는 double boss 구조의 저압용 압력 센서의 다이아프램 브리지 모서리에 홈을 형성함으로서 압력센서의 내압특성을 향상시킬 수 있음을 확인하였다. 저압용 실리콘 압력센서에서는 일반적으로 boss구조가 널리 사용되고 있으나 칩에서의 제한된 다이아프램의 사이즈와 두께로 인하여 좋은 감도를 얻을 수는 없다. 특히, double boss구조는 다이아프램의 브리지 모서리 응력이 크게 작용함에 따라서 크랙이 생겨 다이아프램의 파괴가 진행되어 센서의 감도는 우수하지만 동작영역의 범위가 줄어들어 신뢰성에 문제가 있다는 단점을 가진다. 기존 double boss구조 압력센서 다이아프램 브리지에 모서리 홈의 길이를 $0.5{\sim}10{\mu}m$로 변화시키며 ANSYS 시뮬레이션을 시행하여 다이아프램 브리지 모서리와 브리지의 가장자리 그리고 압저항 소자가 위치하는 곳의 최대응력을 확인하였다. 그 결과 브리지 모서리의 길이가 6${\mu}m$이상인 경우, 브리지 모서리에서 발생하는 응력은 압저항 소자에 작용하는 응력보다 적다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.99-102
• /
• 2012

이미지 크기 조절기는 영상을 화면에 표시하기 위한 디스플레이 장치나 원하는 크기의 영상을 처리할 필요가 있는 영상처리블록 등에서 사용하게 되는 IP이다. 제안한 이미지 크기 조절기는 기존의 이미지 크기 조절기에서 사용하는 프레임 메모리가 아닌 라인 메모리를 사용하고 기본 유닛에 대한 기존 연산 과정에 $2^m$배를 확대해주고 다시 시프트하여 $2^m$배를 축소시키는 방법을 추가함으로써, 하드웨어 구현이 용이하고 적은 자원을 소모하며 뛰어난 정밀도를 가진 이미지 크기 조절기를 보인다. 또한 기존의 이미지 크기 조절기들과 다르게 크기 조절을 위한 내부 파라미터를 자동으로 자체 계산하는 직렬 제산기를 내장하여 IP의 효율성을 증가시켰다. 본 논문에서는 이미지 크기 조절기를 Verilog HDL로 설계하였고 검증을 하기 위하여 이미지 센서와 LCD를 이용하는 어플리케이션 IC에 적용되어 Xilinx Vertex-4 XC4LX80 FPGA로 기능 및 타이밍 검증을 마쳤다. 또한 TSMC 0.18um 공정을 이용하여 ASIC으로도 구현하였다.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.98-106
• /
• 2009

본 논문에서는 ultra mobile PC (UMPC) 및 휴대용 기기 시스템 같이 고속으로 동작하며 고해상도 저전력 및 소면적을 동시에 요구하는 16M-color low temperature Poly silicon (LTPS) thin film transistor liquid crystal display (TFT-LCD) 응용을 위한 1:12 MUX 기반의 1280-RGB $\times$ 800-Dot 70.78mW 0.13um CMOS LCD driver IC (LDI) 를 제안한다. 제안하는 LDI는 저항 열 구조를 사용하여 고해상도에서 전력 소모 및 면적을 최적화하였으며 column driver는 LDI 전체 면적을 최소화하기 위해 하나의 column driver가 12개의 채널을 구동하는 1:12 MUX 구조로 설계하였다. 또한 신호전압이 rail-to-rail로 동작하는 조건에서 높은 전압 이득과 낮은 소비전력을 얻기 위해 class-AB 증폭기 구조를 사용하였으며 고화질을 구현하기 위해 오프 셋과 출력편차의 영향을 최소화하였다 한편, 최소한의 MOS 트랜지스터 소자로 구현된 온도 및 전원전압에 독립적인 기준 전류 발생기를 제안하였으며, 저전력 설계를 위하여 차세대 시제품 칩의 source driver에 적용 가능한 새로운 구조의 slew enhancement기법을 추가적으로 제안하였다. 제안하는 시제품 LDI는 0.13um CMOS 공정으로 제작되었으며, 측정된 source driver 출력 정착 시간은 high에서 low 및 low에서 high 각각 1.016us, 1.072us의 수준을 보이며, source driver출력 전압 편차는 최대 11mV를 보인다. 시제품 LDI의 칩 면적은 $12,203um{\times}1500um$이며 전력 소모는 1.5V/5.5V 전원 저압에서 70.78mW이다.

• 전자공학회논문지
• /
• 제51권10호
• /
• pp.80-86
• /
• 2014

본 연구를 통해서 정전용량 방식의 이차원 마이크로볼로미터를 위한 저잡음 신호취득 회로를 연구하였다. 잡음 대역폭이 매우 낮고 픽셀 면적이 작기 때문에 비 적분형 방식의 간단하고 효과적인 픽셀 단위의 회로를 사용했다. 또한, 가장 문제가 되는 kT/C 잡음을 줄이고 전력소모를 낮추기 위해 새로운 CDS 방식을 열 단위의 회로에 사용했다. 제안하는 회로는 $0.35-{\mu}m$ 2-poly 4-metal CMOS 공정을 이용하여 설계했고, 마이크로볼로미터의 픽셀 크기는 $50{\mu}m{\times}50{\mu}m$이다. 제안하는 신호취득회로는 볼로미터의 kT/C 잡음 등을 포함한 저주파 잡음을 효과적으로 제거하며, 제작된 칩에 대한 잡음 측정을 통하여 이를 검증하였다. 제안하는 회로는 간단한 신호취득 회로에 비해 그 잡음을 30 %에서 55 % 이하까지 개선할 수 있으며, 전체 감지시스템의 잡음등가온도차(NETD)를 21.5 mK 정도로 낮출 수 있다.

• 한국정보통신학회논문지
• /
• 제14권3호
• /
• pp.637-647
• /
• 2010

본 논문에서는 'w bit $\times$ w bit = 2w bit' 곱셈기를 사용하여 2w 비트 정수 N과 w 비트 정수 D의 $\frac{N}{D}$용 나눗셈을 수행하는 알고리즘을 제안한다. 본 연구에서 제안하는 알고리즘은 제수 D가 '$D=0.d{\times}2^L$, 0.5 < 0.d < 1.0'일 때, '$0.d{\times}1.g=1+e$, e < $2^{-w}$'가 되는 '$\frac{1}{D}$'의 근사 값 '$1.g{\times}2^{-L}$'을 가칭 상역수로 정의하고, 피제수 N을 'w-3' 비트 보다 작은 워드로 분할하고, 각 분할된 워드에 상역수를 곱해서 부분 몫을 계산하고, 부분 몫을 합산하여 배정도 정수 나눗셈의 몫을 구한다. 제안한 알고리즘은 정확한 몫을 산출하기 때문에 추가적인 보정이 요구되지 않는다. 본 논문에서 제안하는 알고리즘은 곱셈기만을 사용하므로 마이크로프로세서를 구현할 때 나눗셈을 위한 추가적인 하드웨어가 요구되지 않는다. 그리고 기존 알고리즘인 SRT 방식에 비해 동작속도가 빠르다. 따라서 본 논문의 연구 결과는 마이크로프로세서 및 하드웨어 크기에 제한적인 SOC(System on Chip) 구현 등에 폭넓게 사용될 수 있다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.27-35
• /
• 2008

본 논문에서는 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 Software Defined Radio (SDR) 시스템 응용을 위한 14비트 150MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 고해상도를 얻기 위한 특별한 보정 기법을 사용하지 않는 4단 파이프라인 구조로 설계하였고, 각 단의 샘플링 커패시턴스와 증폭기의 입력 트랜스컨덕턴스에 각각 최적화된 스케일링 계수를 적용하여 요구되는 열잡음 성능 및 속도를 만족하는 동시에 소모되는 전력을 최소화하였다. 또한, 소자 부정합에 의한 영향을 줄이면서 14비트 이상의 해상도를 얻기 위해 MDAC의 커패시터 열에는 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 제안하였으며, 온도 및 전원 전압에 독립적인 기준 전류 및 전압 발생기를 온-칩 RC 필터와 함께 칩 내부에 집적하고 칩 외부에 C 필터를 추가로 사용하여 스위칭 잡음에 의한 영향을 최소화하였고, 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 최대 0.81LSB, 2.83LSB의 수준을 보이며, 동적 성능은 120MS/s와 150MS/s의 동작 속도에서 각각 최대 64dB, 61dB의 SNDR과 71dB, 70dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $2.0mm^2$ 이며 전력 소모는 1.2V 전원 전압에서 140mW이다.

• 대한전자공학회논문지SD
• /
• 제46권4호
• /
• pp.53-63
• /
• 2009

본 논문에서는 IEEE 802.11n 표준과 같은 근거리 무선통신망 응용을 위한 10비트 100MS/s 27.2mW $0.8mm^2$ 0.18um CMOS ADC를 제안한다. 제안하는 ADC는 고속 동작에 적합한 3단 파이프라인 구조를 기반으로 제작되었으며 각단에 공통적으로 사용되는 증폭기, 프리앰프 및 저항열을 최대한 효율적으로 공유함으로써 전력 소모 및 면적을 최소화하였다. 첫 번째 MDAC과 두 번째 MDAC에는 스위치 저항과 메모리 효과가 없는 증폭기 공유기법을 사용하였고, 세 개의 4비트 flash ADC에는 단 하나의 저항열만을 사용하는 동시에 두 번째 flash ADC와 세 번째 flash ADC에는 프리앰프를 공유하여 전력 소모와 면적을 최소화하였다. 보간 기법을 사용하여 요구되는 프리앰프의 수를 반으로 줄였으며, 프리앰프의 공유 및 보간 기법으로 인한 영향을 최소화하기 위해 낮은 킥-백 잡음을 갖는 비교기를 추가로 제안하였다. 제안하는 시제품 ADC는 0.18um 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.83LSB와 1.52LSB의 수준을 보이며, 동적 성능으로는 100MS/s의 동작 속도에서 각각 52.1dB의 SNDR과 67.6dB의 SFDR을 갖는다. 시제품 ADC의 칩 면적은 $0.8mm^2$이며 전력 소모는 1.8V 전원 전압을 인가하였을 때 100MS/s에서 27.2mW이다.