• 한국재료학회지
• /
• 제14권10호
• /
• pp.688-695
• /
• 2004

The capacitor contact barrier(CCB) layers have been introduced in the FeRAM integration to prevent the Pt/Al reaction during the back-end processes. Therefore, the interdiffusion and intermetallic formation in $Pt(1500{\AA})/Al(3000{\AA})$ film stacks were investigated over the annealing temperature range of $100\sim500^{\circ}C$. The interdiffusion in Pt/Al interface started at $300^{\circ}C$ and the stack was completlely intermixed after annealing over $400^{\circ}C$ in nitrogen ambient for 1 hour. Both XRD and SBM analyses revealed that the Pt/Al interdiffusion formed a single phase of $RtAl_2$ intermetallic compound. On the other hand, in the presence of TiN($1000{\AA}$) barrier layer at the Pt/Al interface, the intermetallic formation was completely suppressed even after the annealing at $500^{\circ}C$. These were in good agreement with the predicted effect of the TiN diffusion barrier layer. But the conventional TiN CCB layer could not perfectly block the Pt/Al reaction during the back-end processes of the FeRAM integration with the maximum annealing temperature of $420^{\circ}C$. The difference in the TiN barrier properties could be explained by the voids generated on the Pt electrode surface during the integration. The voids were acted as the starting point of the Pt/Al reaction in real FeRAM structure.

• 전자공학회논문지S
• /
• 제35S권9호
• /
• pp.9-18
• /
• 1998

본 논문에서는 E-GSM 단말기용 Transceiver RFIC 칩 수신단의 회로설계, 제작 및 특성측정을 수행하였다. AMS사의 0.8${\mu}m$ 실리콘 BiCMOS 공정을 사용하여 $10 {\times} 10 mm$ 크기를 갖는 80핀 TQFP 패키지로 제작하였으며, 동작전압 3.3V에서 우수한 RF 성능을 얻었다. 제작된 RFIC의 수신단에는 LNA, Down Conversion Mixer, AGC, SW-CAP 및 Down Sampling Mixer를 포함하고 있으며, 제작된 RFIC의 사용 주파수 범위는 925 ~ 960MHz, 전류소모는 67mA, 최소검출레벨은 -105dBm의 특성을 얻었다.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.90-96
• /
• 2006

본 논문에서는 capacitance scaling 구조를 이용하여 짧은 locking 시간과 작은 fractional spur를 가지는 ${\Sigma}{\Delta}$ fractional-N PLL을 설계하였다. 루프필터의 실효 커패시턴스를 변화시키기 위하여 여러 개의 전하펌프를 이용해 서로 다른 경로로 커패시터에 전류를 공급하였다. 필터의 실효 커패시턴스는 동작상태에 따라 크기가 변하며 커패시터들은 하나의 PLL 칩에 집적화 할 수 있을 정도로 작은 크기를 가진다. 또한 PLL이 lock 되면 전하펌프 전류의 크기도 작아져 fractional spur의 크기도 작아진다. 제안된 구조는 HSPICE CMOS $0.35{\mu}m$ 공정으로 시뮬레이션 하였으며 $8{\mu}s$ 이하의 locking 시간을 가진다. PLL의 루프필터는 200pF, 17pF의 작은 커패시터와 $2.8k{\Omega}$의 저항으로 설계되었다.

• 전기전자학회논문지
• /
• 제22권3호
• /
• pp.786-792
• /
• 2018

본 논문에서는 저전력 센서용 아날로그-디지털 변환기를 위한 cascade of integrator feedback (CIFB) 구조의 3차 시그마-델타 아날로그 모듈레이터가 제안된다. 제안된 시그마-델타 아날로그 모듈레이터는 gain-enhanced current-mirror 기반 증폭기를 사용하는 3개의 스위치 커패시터 적분기, 단일 비트 비교기, 그리고 비중첩 클럭 발생기로 구성된다. 160의 오버 샘플링 비율과 90.45dB의 신호 대 잡음비를 가지는 시그마-델타 아날로그 모듈레이터는 1.2V 공급 전압의 $0.11{\mu}m$ CMOS 공정으로 설계되며, $0.145mm^2$의 면적과 $341{\mu}W$의 전력을 소모한다.

• 조명전기설비학회논문지
• /
• 제16권4호
• /
• pp.22-29
• /
• 2002

일반적으로 유도 전동기 가변속 운전할 때 인버터의 스위칭 작용으로 많은 고조파가 포함되어 전동기의 고조파 손실, 토크 맥동, 전자기적 소음 및 진동 등을 초래하게 된다. 이와 같은 문제점을 해결하기 위하여 본 논문에서는 부분공진 벅 컨버터와 3상 전압형 SPWM 인버터 회로를 유도전동기 운전시스템에 적용하였다. 제안한 회로의 입력전류를 거의 단위 역률로 정현파화하기 위해 동작 조건을 다양하게 변화시켰으며 커패시터는 보조다이오드와 전력스위칭에 적절히 배열하여 전원측으로 전압을 회생시켜 공급하였다. 그리고 전압반전기능을 부가하는 것에 의해 전원전압 극성 반전시 입력전류의 변형 최소화함으로서 역률 및 효율이 개선시켰다. 또한 출력 필터를 이용하여 출력선간전압의 고조파 성분을 감소하였으며, 상태공간 해석을 도입하여 정류기의 동작을 예측하였다. 이러한 모든 사항은 시뮬레이션과 실험을 통하여 그 타당성을 확인하였다.

• 공업화학
• /
• 제10권6호
• /
• pp.822-827
• /
• 1999

본 연구에서는 에너지 밀도가 큰 초고용량 캐패시터를 제작하기 위한 기초 연구로서 활성탄소섬유의 물성과 유기 전해질의 특성이 초고용량 캐패시터의 전기화학적 특성에 미치는 영향을 조사하였다. 유기성 전해질의 경우는 이온의 크기가 수용성 전해질 보다 훨씬 크기 때문에 탄소전극의 세공크기에 많은 영향을 받으며, 용량을 발현할 수 있는 유효세공의 크기가 커야 한다는 것을 알 수 있었다. 혼합용매를 이용한 전해액의 조성은 큰 비축전용량과 빠른 충전속도, 그리고 낮은 ESR 및 방전전류의 세기에 대한 높은 비축전용량 유지성 등의 우수한 충방전 특성을 나타내는 것을 알 수 있었고, 전해질의 높은 이온전도도가 용량발현 및 자가방전 특성에 큰기여를 하고 있으며, 전해질 이온의 크기는 충전속도에 많은 영향을 미치는 것을 알 수 있었다.

• 한국전기전자재료학회논문지
• /
• 제19권9호
• /
• pp.800-807
• /
• 2006

To enhance the conversion speed more fast, we separate the determination process of MSB and LSB with the two independent ADC circuits of the Incremental Sigma Delta ADC. After the 1st Incremental Sigma Delta ADC conversion finished, the 2nd Incremental Sigma Delta ADC conversion start while the 1st Incremental Sigma Delta ADC work on the next input. By determining the MSB and the LSB independently, the ADC conversion speed is improved by two times better than the conventional Extended Counting Incremental Sigma Delta ADC. In processing the 2nd Incremental Sigma Delta ADC, the inverting sample/hold circuit inverts the input the 2nd Incremental Sigma Delta ADC, which is the output of switched capacitor integrator within the 1st Incremental Sigma Delta ADC block. The increased active area is relatively small by the added analog circuit, because the digital circuit area is more large than analog. In this paper, a 14 bit Extended Counting Incremental Sigma-Delta ADC is implemented in $0.25{\mu}m$ CMOS process with a single 2.5 V supply voltage. The conversion speed is about 150 Ksamples/sec at a clock rate of 25 MHz. The 1 MSB is 0.02 V. The active area is $0.50\;x\;0.35mm^{2}$. The averaged power consumption is 1.7 mW.

• 전기전자학회논문지
• /
• 제18권2호
• /
• pp.263-271
• /
• 2014

본 논문에서는 모바일 기기의 배터리 전력관리 IC(Battery Management IC)에서 전압 및 온도를 측정하여 디지털 신호로 바꾸어 주는데 필요한 시그마-델타 모듈레이터를 설계하였다. 제안하는 이산-시간 시그마-델타 모듈레이터는 2차의 단일 비트 구조이고 0.13um CMOS 공정으로 제작되었다. 모듈레이터의 소모전류를 줄이기 위하여 switched-opamp 방식을 적용하여 설계하였다. 제안하는 모듈레이터는 오버 샘플링 비율이 256 일 때 256kHz의 클락 주파수에서 83-dB의 dynamic range와 81.7dB의 peak signal-to-(noise + distortion) ratio(SNDR)를 가진다. 3.3 V의 전원전압에서 0.66 mW의 전력을 소모하며 모듈레이터 코어의 면적은 $0.425mm^2$ 이다.

• 전기전자학회논문지
• /
• 제24권1호
• /
• pp.260-268
• /
• 2020

본 논문에서는 스위칭 시 발생하는 턴-온 및 턴-오프 손실을 줄일 수 있는 LS-ZVS-LSTC를 이용한 D급 SEPP형 고주파 공진 인버터에 대해서 나타내고 있다. 본 논문에서 제안한 LS-ZVS-LSTC를 이용한 고주파 공진 회로의 해석은 무차원화 파라메타를 도입하여 범용성 있게 기술하였다. 또한 제안 인버터의 운전 특성은 무파원화 제어 주파수(μ), 무차원화 부하시정수(τ), 결합계수(κ) 등의 제어 파라메타를 이용하여 특성 평가를 수행하였다. 특성 평가를 통한 특성치를 토대로 1.8[kW] D급 SEPP형 LS-ZVS-LSTC 고주파 인버터 설계 기법의 일예를 제시하였으며, 이론 해석의 정당성은 실험을 통해 입증하였다.

• 전력전자학회논문지
• /
• 제3권1호
• /
• pp.15-22
• /
• 1998

전동기의 전기적/기계적 파라미터 측정에 관한 연구는 브리시리스 전동기 적용에 까지, 비교적 오랜기간에 걸쳐 체계적인 연구가 진행되어져 왔다. 그러나 효율적인 전기 에너지 관리를 위해 전동기 구동시스템의 전력 파라미터의 분석 및 평가에 관한 체계적인 연구는 미진한 형편이다. 따라서 본 연구에서는 PC 화면상에 다양한 그래픽 화면과 수치로 디스플레이 가능한 사용자 위주의 전동기 구동장치의 전력 파라미터 분석 및 평가법을 제안하고 시스템을 개발하였다. 분석 및 평가시스템은 586-PC, DSP보드, 전력 파라미터의 분석 및 평가 소프트웨어 및 전동기 구동시스템으로 구성되어 있다. 전력 파라미터는 전압, 전류파형의 상호상관함수 알고리즘에 의해 분석되며, 이 분석 알고리즘을 DSP가 전담하여, 전력 파라미터를 실시간 분석하였다. 3차원 전류좌표계에 의하여 분석결과의 가시화를 행하였으며, 종래의 시간/주파수 영역에서의 2차원적인 평가법과 비교하였다. 적용대상 전동기로는 기동 토오크가 크며, 역률, 효율이 좋다는 장점 때문에 널리 이용되고 있는 단상 캐패시터 구동형 유동 전동기와 싸이리스터로 제어되는 구동 시스템을 선정하였다. 캐패시터 구동형 단상 유동전동기의 속도제어를 위하여 싸이리스터의 위상각을 변화시켰으며, 위상각 변화에 따른 전동기의 전력 파라미터를 분석 평가하여 본 연구의 유용성을 확인하였다.