• 전자공학회논문지
• /
• 제51권10호
• /
• pp.64-71
• /
• 2014

곱셈기는 멀티미디어 통신 시스템과 같이 다양한 신호처리 알고리즘을 갖는 복잡한 연산을 수행한다. 곱셈기는 상대적으로 큰 전달 지연시간, 높은 전력 소모, 큰 면적을 갖는다. 이 논문은 멤리스터-CMOS 기반의 재구성 가능한 곱셈기를 제안하여 곱셈기 회로의 면적을 줄이고 다양한 응용프로그램에 최적화 된 비트폭을 제공한다. 멤리스터-CMOS 기반의 재구성 가능한 곱셈기의 성능은 1.8 V 공급전압에서 멤리스터 SPICE 모델과 180 nm CMOS 공정으로 검증했다. 검증 결과 제안한 멤리스터-CMOS 기반의 재구성 가능한 곱셈기는 종래의 것과 비교시 면적, 지연시간, 전력소모가 각각 61%, 38%, 28% 개선되었고, twin-precision 곱셈기와 면적 비교에서도 22% 개선되었다.

• 대한전자공학회논문지SD
• /
• 제41권6호
• /
• pp.33-41
• /
• 2004

본 논문에서는, 편광측정법에 의한 광섬유 전류 센서(P-FOCS)를 실험·제작하여, 실제 필드에 적용할 수 있는 P-FOCS의 상용화 가능성에 대하여 연구하였다. P-FOCS는 인가된 전류에 의해 발생한 자기장에 비례하는 Faraday 회전각을 측정함으로서 인가된 전류를 측정한다. P-FOCS의 센싱 광섬유로는 저복굴절 광섬유를 사용하여 밴딩에 의한 선복굴절의 영향을 최소화하였으며, 벌크(bulk)한 광학소자의 사용으로 인한 광 손실을 막기 위해 전 광섬유 소자를 사용하였다. 또한, 구성된 신호처리회로는 광섬유 소자들의 연결부에서의 손실로 인한 출력 신호의 강도 변화를 제거하기 위해 사용된다. Faraday 회전각은, 632.8nm 파장의 광원을 이용하여 권선수가 약 1500인 솔레노이드에 전류를 인가해 7500A의 전류원의 효과를 얻도록 하여, 솔레노이드 내부에 센싱 광섬유를 통과시켜 측정하였다. $1000A{\sim}7500A$ 범위에서, 선형성의 측정 오차는 약 1.5% 이내였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 춘계학술대회
• /
• pp.349-351
• /
• 2013

본 논문에서는 강판 결함 검출 시스템의 아날로그 신호처리를 하기 위해 저전력 이득 조절 증폭기(PGA)를 설계하였다. 설계된 PGA는 홀 센서에서 나오는 신호를 검출 하려는 결함의 종류에 따라 그 이득을 6dB에서 60dB까지 7가지 단계로 조절 가능하다. PGA이득은 선형성 및 칩 크기를 고려하여 스위치의 온-저항과 수동소자 크기에 의해서 조절 되도록 설계하였다. 이득오차는 0.2dB 보다 작으며 소비전력은 0.47mW이다. 전원전압 1.8V에 $0.18{\mu}m$ CMOS 공정을 이용하여 PGA를 설계하였다.

• 한국기계가공학회지
• /
• 제18권4호
• /
• pp.100-108
• /
• 2019

In this paper, a new stacked element pressure sensor has proposed for heartbeat and respiration measurement. This device can be directly attached to an individual's chest; heartbeat and respiration are detected by the pulsatile vibration and deformation of the chest. A key feature of the device is the simultaneous measurement of heart rate and respiration. The structure of the sensor consists of two stacked elements, in which one element includes one polyvinylidene fluoride (PVDF) thin film bonded on polydimethylsiloxane (PDMS) substrate. In addition, for the measurement and signal processing, the electric circuit and the filter are simply constructed with an OP-amp, resistance, and a capacitor. One element (element1, PDMS) maximizes the respiration signal; the other (element2, PVDF) is used to measure heartbeat. Element1 and element2 had sensitivity of 0.163V/N and 0.209V/N, respectively, and element2 showed improved characteristics compared with element1 in response to force. Thus, element1 and element2 were optimized for measuring respiration heart rate, respectively. Through mechanical and vivo human tests, this sensor shows the great potential to optimize the signals of heartbeat and respiration compared with commercial devices. Moreover, the proposed sensor is flexible, light weight, and low cost. All of these characteristics illustrate an effective piezoelectric pressure sensor for heartbeat and respiration measurements.

• 한국통신학회논문지
• /
• 제11권3호
• /
• pp.172-178
• /
• 1986

스위치드 커패시터 필터(Switched-capacitor filter)의 유리한 점은 IC화 할 때 능동 RC회로의 RC적(RC Product)에 해다아는 것이 커패시턴스의 비로 되어 정확하게 그 값을 유지하는 것이 쉽고 클럭주파수에 의하여 중심주파수를 선형적으로 변화시킬 수 있다는 것이다. 본 논문에서는 프로그램 가능한 2차 SC필터를 구성한 후 디지털 신호에 의하여 중심주파수, 선택도 및 최대이득이 제어가능함을 실험을 통하여 입증하였다. 실험결과 필터의 ${omega}_0$는 모든 수동소자에 대해 저감도를 유지할 수 있었으나 스위치의 기생용량이 커패시터의 비에 미치는 영향은 피할 수 없었다. SC 필터는 클럭주파수, 저항 어레이등에 의하여 전달특성을 가변시킬 수 있으므로 디지탈 신호의 처리나 음성의 분석 및 합성에도 이용될 수 있을 것이다.

• 융합보안논문지
• /
• 제16권7호
• /
• pp.113-120
• /
• 2016

본 논문은 SHA-1 암호 알고리즘의 최대 임계 지연과 유사한 연산 지연을 갖는 새로운 고속 SHA-1 파이프라인 구조를 제안한다. 기존 SHA-1 파이프라인 구조들은 하나의 단계연산 혹은 언폴딩된 단계연산에 기반한 파이프라인 구조를 갖는다. 파이프라인 실행에 따른 병렬 처리로 성능은 크게 향상되나, 라운드의 모든 단계연산을 언폴딩하였을 때와 비교하여 최대 임계 지연의 크기가 증가한다. 제안한 파이프라인 스테이지 회로는 라운드의 최대 임계 지연을 반복 연산 수로 나눈 만큼의 지연 시간을 갖도록 구성함으로써, 불필요한 레이턴시 증가를 방지하였다. 실험 결과, 회로크기에 따른 동작속도 비율에서 제안된 SHA-1 파이프라인 구조는 0.99 및 1.62로 기존 구조에 비해 우월함을 증명하였다. 제안된 파이프라인 구조는 반복 연산을 갖는 다양한 암호 및 신호 처리 회로에 적용 가능할 것으로 기대된다.

• Nuclear Engineering and Technology
• /
• 제54권7호
• /
• pp.2444-2452
• /
• 2022

The field-programmable gate array (FPGA) is gaining popularity in industrial automation such as nuclear power plant instrumentation and control (I&C) systems due to the benefits of having non-existence of operating system, minimum software errors, and minimum common reason failures. Separate functions can be processed individually and in parallel on the same integrated circuit using FPGAs in comparison to the conventional microprocessor-based systems used in any plant operations. The use of FPGAs offers the potential to minimize complexity and the accompanying difficulty of securing regulatory approval, as well as provide superior protection against obsolescence. Wireless sensor networks (WSNs) are a new technology for acquiring and processing plant data wirelessly in which sensor nodes are configured for real-time signal processing, data acquisition, and monitoring. ZigBee (IEEE 802.15.4) is an open worldwide standard for minimum power, low-cost machine-to-machine (M2M), and internet of things (IoT) enabled wireless network communication. It is always a challenge to follow the specific topology when different Zigbee nodes are placed in a large network such as a plant. The research article focuses on the hardware chip design of different topological structures supported by ZigBee that can be used for monitoring and controlling the different operations of the plant and evaluates the performance in Vitex-5 FPGA hardware. The research work presents a strategy for configuring FPGA with ZigBee sensor nodes when communicating in a large area such as an industrial plant for real-time monitoring.

• 한국산학기술학회논문지
• /
• 제15권4호
• /
• pp.2217-2224
• /
• 2014

본 논문은 의료용 아날로그 프론트 앤드(analog front end; AFE)를 이용하여 12채널 심전도를 측정하고 신호 분석을 통해 부정맥을 판단할 수 있는 시스템 개발에 관한 논문이다. 최근 국내 급성 심정지 발생이 증가하고 있으며 이에 원인이 되는 부정맥을 진단할 수 있는 시스템의 필요성이 증가하고 있다. 기존의 12채널 심전도 시스템은 회로 구성이 복잡하고 큰 부피를 차지하는 단점이 있으며 이를 개선하기 위해 본 논문에서는 의료용 AFE와 부정맥을 판단 할 수 있는 알고리즘 및 신호 처리를 위한 DSP로 시스템을 구성하였다. 추가적으로 12채널 심전도의 파형 관찰과 부정맥 판별 결과를 7인치 LCD를 통해 출력하며 터치 패널을 통해 사용자 입력을 받는다. 본 논문에서 구현된 시스템을 검증하기 위해 심전도 시뮬레이터의 출력 신호(정상 신호/부정맥 신호)에 대한 판별 테스트와 부정맥 알고리즘을 임베디드 환경에 적용하기 위한 최적화 과정의 성능 평가를 진행하였다.

• 한국산학기술학회논문지
• /
• 제13권12호
• /
• pp.5647-5654
• /
• 2012

본 논문에서는 기존에 주로 연료전지나 배터리 분석용으로 사용되었던 EIS 장비를 그 적용 범위를 넓혀 차세대 축전지인 EDLC 슈퍼커패시터까지도 분석할 수 있도록 개발하였다. 시스템은 다양한 패턴을 발생시킬 수 있는 신호 발생기, 정전위기, 수집된 신호처리를 위한 고속 디지털 필터 및 측정 프로그램으로 구성되었다. 개발된 시스템은 연구실 레벨에 그치지 않고 휴대용이면서 양산용에도 적합한 전기화학 분석 장치이다. 시스템의 특징으로는 0.01에서 20kHz까지 신호 출력이 가능하며, 동시에 수집된 전류신호는 푸리에변환을 이용하여 빠르게 분석할 수 있다. 장치를 이용하여 분석한 EDLC의 특성인 복소 저항 임피던스와, 등가이론을 적용한 등가회로 임피던스 데이터를 비교한 결과, 비슷한 결과를 확인 할 수 있었다. 이 시스템을 사용하면, 슈퍼커패시터의 생산 과정에서 시간에 따라 변하는 전기화학적 임피던스 변화를 빠른시간에 측정 할 수 있을 것으로 예상된다.

• 한국정보통신학회논문지
• /
• 제2권4호
• /
• pp.545-551
• /
• 1998

SSB, VHF 등의 장비로 구성된 무선국의 통신시스템은 지금도 중요한 정보전달의 수단으로 이용되고 있으며, 무선국의 통신권을 확보하기 위하여 산악, 도서등의 원거리에 설치되는 장비는 전용회선을 사용하여 원격제어로 송·수신을 행하고 있다. 그러나 무선국에서 다수의 사용자가 다수의 장비에 임으로 접속하고 운용을 해야하는 환경에서는 ICS(Integrated Communication System:통합통신시스템)의 회선접속 제어기가 요구된다. 본 논문에서는 ICS의 개발을 위하여 ASK(Amplitude Shift Keying) 변조방식에 의한 U(Push To Talk) 제어와 신호의 전송회로를 구성하여 실험하였고, 멀티-프로세싱에 의한 회선접속 제어기를 설계하여 통합 통신운용에 대한 알고리즘을 연구하였다. Keying에 의하여 PTT 신호를 단속하였고 지속되는 PTT 신호에 음성신호를 합성시켜 전송시키는 형태의 ASK 변조방식을 취하여 전송되도록 하였고, 회선접속 제어기는 master와 다수의 slave 프로세서를 멀티-프로세싱의 직렬데이터 전송방식으로 프로세서 상호간에 데이타가 전달되도록 구성하였다. 이에 따른 S/W 는 멀티-프로세싱의 인터럽트기법을 최대한 활용하여 원하는 회선에 정확히 접속되어 통신이 이루어지도록 설계하였다. 따라서 이 연구는 주파수 자원의 고갈과 통신량의 증가에 대한 대책의 일환으로 저비용의 시설로 재래식 장비의 운용 효율을 증대시키는 기술을 개발하는데 목적이 있다.