• Title/Summary/Keyword: shift register

검색결과 175건 처리시간 0.031초

갈로이 선형 궤환 레지스터의 일반화 (Generalization of Galois Linear Feedback Register)

  • 박창수;조경언
    • 전자공학회논문지CI
    • /
    • 제43권1호
    • /
    • pp.1-8
    • /
    • 2006
  • 본 논문은 의사난수발생기로 사용할 수 있는 산술 시프트 레지스터(ASR, Arithmetic Shift Register)를 제안한다. 산술 시프트 레지스터는 $GF(2^n)$상에서 0이 아닌 초기 값에 0 또는 1이 아닌 임의의 수 D를 곱하는 수열로 정의한다. 그리고 이를 본 논문에서는 ASR-D로 표현한다. $GF(2^n)$상에서 $'D^k=1'$ 되는 t가 $'t=2^n-1'$로 유일하게 되는 비복원다항식이 ASR-D의 특성다항식이며, ASR-D의 주기는 $'2^n-1'$로 최대주기를 가진다 갈로이 선형 궤환 시프트 레지스터는 $ASR-2^{-1}$에 해당한다. 그러므로 제안하는 산술 시프트 레지스터는 갈로이 선형 제환 시프트 레지스터를 일반화한 것이다. $GF(2^n)$상의 ASR-D의 선형복잡도는 $'n{\leq}LC{\leq}\frac{n^2+n}{2}'$으로 종래의 선형 궤환 시프트 레지스터와 비교하여 안정도가 높다. 제안한 산술 시프트 레지스터의 소프트웨어 구현은 종래의 선형 제환 시프트 레지스터에 비하여 효율적이며, 하드웨어 복잡도는 동일하다. 제안한 산술 시프트 레지스터는 종래의 선형 제환 시프트 레지스터와 같이 암호, 오류수정부호, 몬테카를로 적분, 데이터통신 등 여러 분야에서 폭 넓게 사용될 수 있다.

Operation of a High-T$_c$ Rapid Single-Flux-Quantum 4-stage Shift Register

  • Park, J.H.;Kim, Y.H.;Kang, J.H.;Hahn, T.S.;Kim, C.H.;Lee, J.M.
    • Progress in Superconductivity
    • /
    • 제1권2호
    • /
    • pp.105-109
    • /
    • 2000
  • We have designed and fabricated a single-flux-quantum(SFQ) four-stage shift register using YBCO bicrystal Josephson junctions, and tested its operations using a digital measurement set-up. The circuit consists of 4 shift register stages and a read SQUID placed next to each side of the shift register. Each SQUID was inductively coupled to the nearby shift register stage. The major obstacle in testing the circuits was the interference between the two read SQUIDs, and we could get over the problem by determining the correct operation points of the SQUID from the simultaneously measured modulation curves. Loaded data ('1' or '0') were successfully shifted from a stage to the next by a controlled current pulse injected to the bias lines located between the stages, and the corresponding correct data shifts were observed with the two read SQUIDs.

  • PDF

다중 비트 다중화 환경에서의 병렬 혼화 기법 (Parallel Scrambling Techniques for Multibit-Interleaved Multiplexing Environments)

  • 김석창;이병기
    • 전자공학회논문지A
    • /
    • 제31A권4호
    • /
    • pp.30-38
    • /
    • 1994
  • In this paper, we propose the parallel scrambling technique which is applicable in the multibit-interleaved multiplexing environment. For this, we introduce the concept of SSRG (simple shift register generator) and MSRG(modular shift register generator), and investigate their properties. We also introduce the concept of PSRG(parallel shift register generator) - parallel form of shift register generator, and consider realizations of PSRGs based on SSRGs and MSRGs. Finally, we show how to apply PSRGs to the parallel scrambling for the SDH system.

  • PDF

고온 초전도 경사형 모서리 접합을 이용한 4단 쉬프트 레지스터의 동작 (Operation of a Single Flux Quantum 4-stage Shift Register Fabricated with High $T_c$ Ramp-edge Junction Technology)

  • 김준호;박종혁;김상협;정구락;강준희;성건용;한택상
    • Progress in Superconductivity
    • /
    • 제3권1호
    • /
    • pp.83-86
    • /
    • 2001
  • We have fabricated a single flux quantum 4-stage shift register with interface-controlled $Y_1$$Ba_2$$Cu_3$$O_{7-x}$(YBCO) Josephson junction. The YBCO Josephson junctions showed RSJ-like current-voltage(I-V) curves at temperatures 45~80K. We tested load and shift operation of shift register with binary data sequences “1000”, “1010”, “1011”, and “1111” at 58K. For all the binary data sequences, the shift register operated successfully. By operating the circuit with proper current pulses, we observed no errors during at least 12 hours operation for all the data sequences.s.

  • PDF

내방사선용 Shift Register의 제작 및 양성자를 이용한 SEU 측정 평가 (Design of Radiation Hardened Shift Register and SEU Measurement and Evaluation using The Proton)

  • 강근훈;노영탁;이희철
    • 전자공학회논문지
    • /
    • 제50권8호
    • /
    • pp.121-127
    • /
    • 2013
  • SRAM, DRAM을 포함한 Memory 소자들은 우주환경에서 고에너지 입자에 취약하다. SEE(Single Event Effect) 또는 TID(Total Ionizing Dose)에 의해서 소자의 비정상적인 동작이 야기될 수 있다. 본 논문은 SRAM의 기본 단위 셀인 Latch 회로를 이용하여 양성자에 대한 취약성을 나타내는 SEU cross section을 추정할 수 있는 방법에 대해서 설명한다. 또한 양성자에 의한 SEU 효과를 줄일 수 있는 Latch 회로를 제안하였다. 두 소자를 이용하여 50b shift register를 $0.35{\mu}m$공정에서 제작하였고, 한국 원자력 의학원의 43MeV 양성자 빔을 이용하여 방사선 조사 실험을 진행하였다. 실험 결과로부터 conventional latch를 이용한 shift register에 비해서 제안한 latch를 이용한 shift register가 방사선 환경에서 내구성이 강한 동작 특성을 가진 다는 것을 확인하였다.

초음파 촉각 구현을 위한 CPLD를 사용한 Shift Register기반 다채널 초음파 집속 지연 제어 방법에 대한 연구 (A Study on the Shift Register-Based Multi Channel Ultrasonic Focusing Delay Control Method using a CPLD for Ultrasonic Tactile Implementation)

  • 신덕식;박준헌;임영철;최준호
    • 센서학회지
    • /
    • 제31권5호
    • /
    • pp.324-329
    • /
    • 2022
  • This paper proposes a shift-register-based multichannel ultrasonic focusing delay control method using a complex programmable logic device (CPLD) for a high resolution of ultrasonic focusing system. The proposed method can achieve the ultrasonic focusing through the delay control of driving signals of each ultrasonic transducer of an ultrasonic array. The delay of the driving signals of all ultrasonic channels can be controlled by setting the shift register in the CPLD. The experiment verified that the frequency of the clock used for the delay control increased, the error of the focusing point decreased, and the diameter of the focusing point decreased as the length of the shift register in the proposed method. The proposed method used only one CPLD for ultrasonic focusing and did not require to use complex hardware circuits. Therefore, the resources required for the design of an ultrasonic focusing system could be reduced. The proposed method can be applied to the fields of human computer interaction (HCI), virtual reality (VR) and augmented reality (AR).

Staggered Voting for TMR Shift Register Chains in Poly-Si TFT-LCDs

  • Lee, Seung-Min;Lee, In-Hwan
    • Journal of Information Display
    • /
    • 제2권2호
    • /
    • pp.22-26
    • /
    • 2001
  • This paper presents the idea of staggered voting for the efficient TMR implementation of shift register chains for improving the yield of Poly-Si TFT-LCD driving circuits. The paper discusses the characteristic features of staggered voting and performs a quantitative evaluation of its effectiveness. Staggered voting allows us to improve the reliability of a single-voter TMR chain significantly when the probability of a voter failure is not negligible.

  • PDF

비정질 IGZO TFT의 Bias Stability 및 그에 적합한 Shift-Register 설계 (Bias Stability of a-IGZO TFT and a New Shift-Register Design Suitable for a-IGZO TFT)

  • 이영욱;우종석;김선재;이수연;한민구
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2011년도 제42회 하계학술대회
    • /
    • pp.1424-1425
    • /
    • 2011
  • 비절질 IGZO TFT를 제작하여 양의 DC 및 AC에 대한 bias stability를 측정하였다. 소자특성이 상당부분 양의 방향으로 움직여 전류가 감소하였다. 따라서 기존의 Shift-Register는 양의 스트레스 전압을 지속적으로 받기 때문에 회로가 제대로 동작하지 않을 수 있다. 따라서 우리는 양의 스트레스 전압을 받지않는 새로운 Shift-register를 고안하고 SPICE 시뮬레이션을 통하여 안정한 출력을 확인하였다.

  • PDF

A single-clock-driven gate driver using p-type, low-temperature polycrystalline silicon thin-film transistors

  • Kim, Kang-Nam;Kang, Jin-Seong;Ahn, Sung-Jin;Lee, Jae-Sic;Lee, Dong-Hoon;Kim, Chi-Woo;Kwon, Oh-Kyong
    • Journal of Information Display
    • /
    • 제12권1호
    • /
    • pp.61-67
    • /
    • 2011
  • A single-clock-driven shift register and a two-stage buffer are proposed, using p-type, low-temperature polycrystalline silicon thin-film transistors. To eliminate the clock skew problems and to reduce the burden of the interface, only one clock signal was adopted to the shift register circuit, without additional reference voltages. A two-stage, p-type buffer was proposed to drive the gate line load and shows a full-swing output without threshold voltage loss. The shift register and buffer were designed for the 3.31" WVGA ($800{\times}480$) LCD panel, and the fabricated circuits were verified via simulations and measurements.

Image Sensor에 사용되는 Dynamic NMOS Shift Register의 설계 (Design of Dynamic NMOS Shift Register Used for Image Sensor)

  • 김용범;박상식;조철식;이종덕
    • 대한전자공학회논문지
    • /
    • 제24권3호
    • /
    • pp.459-465
    • /
    • 1987
  • This paper describes the circuit and the layout of the shift register which can be used for a scanner of image sensor. P-well concentration and threshold voltage for proper iperation are calculated on the basso of the fixed process and the layout design. The calculation procedure of maximum operation frequency is also carried out. It is ascertained by SPICE simulation that the shift register produces the outputn pulse without threshold voltage loss up to 13MHz.

  • PDF