• Proceedings of the KIPE Conference
• /
• 2010.11a
• /
• pp.74-75
• /
• 2010

As global warming due to burning fossil fuels and natural resource depletion issues have emerged, the development of renewable energy sources such as photovoltaics (PV) has been brought to recent interest. Amongst the vast efforts to harvest and convert solar energy into electricity, the module integrated converters (MIC) has become a worthy topic of research for grid-connected photovoltaic systems. Due to the required high-boosting qualities, only a restricted amount of DC/DC converter topologies can be applied to MICs. This paper investigates the possibility of a tapped-inductor boost converter as a candidate for PV MICs. A dual-inductor interleaving scheme operating slightly above the boundary of the two conduction modes (BCM) is suggested for reduction of input current ripple and minimization of component stress. A digital controller is used for implementation, assuring maximum power tracking and transfer while providing sufficient computational space for other grid connectivity applications, etc. For verification, a 200W converter is designed and simulated via computer software including component losses. High efficiency over a wide power range proves the feasibility of the proposed PV MIC system.

• Proceedings of the KIPE Conference
• /
• 2010.11a
• /
• pp.70-71
• /
• 2010

태양광 전력조절기에서 임의의 위상을 갖는 모듈통합형 스트링 구조는 출력 커패시터의 리플 크기가 모듈 수만큼 생기게 되어 일정 리플을 위한 커패시턴스를 키워야 하고 이는 크기 및 가격, 효율 면의 입장에서 불리한 요소가 될 수 있다. 본 논문에서는 모듈간의 위상 동기화를 통한 인터리빙 기법을 적용하여 DC-Link 전압의 리플이 저감됨을 분석 및 시뮬레이션을 통해 확인하고 이를 하드웨어 Prototype 제작하여 타당성을 검증하였다.

• Journal of Power Electronics
• /
• v.19 no.6
• /
• pp.1449-1457
• /
• 2019

This paper presents two voltage domain stacking topologies for powering integrated digital loads such as multiprocessors or 3D integrated circuits. Pairs of loads and capacitors are connected in series to form a stack of voltage domains. The voltage is balanced by switching the position of the capacitors in one case and the position of the loads in the other case. This method makes the voltage regulation robust to large differential load power consumption. The first configuration can be named the load stacking topology. The second configuration can be named the capacitor stacking topology. This paper aims at proposing and comparing these two topologies. Models of both topologies and a switching scheme are presented. The behavior, control scheme, losses and overall performance are analyzed and compared theoretically in simulation and experiments. Experimental results show that the capacitor stacking topology has better performance with a 30% voltage ripple reduction.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.406-407
• /
• 2019

본 논문에서는 유도전동기의 V/F 속도제어 시 특정 구간에 발생하는 전류 리플 저감에 대한 방법을 제안한다. V/F 속도제어 시 특정 구간에 발생하는 전류 리플을 분석하고, 주파수에 따른 극전압 보상량을 결정하여 보상하였다. 극전압 보상을 통해 유도전동기의 전류 리플을 저감시켜 인버터의 효율적인 제어가 가능하게 하였다. 이를 15kW 유도전동기 시스템에 대한 실험을 통해 제안된 방법의 효율성을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.221-223
• /
• 2019

본 논문은 전류의 스위칭 리플 저감 향상을 위한 계통연계형 단상 인버터의 LCL 필터 설계방법을 제안하였으며 LCL 필터는 %임피던스 값을 기준으로 전류리플 저감 관점에서 설계하였다. 컨버터 측 필터 인덕터는 인버터의 모듈레이션 인덱스에 따른 정격전류에 대한 스위칭 주파수 전류성분의 리플율을 고려하였으며, 필터 커패시터는 정격 조건에서 흡수되는 무효전력의 크기를 제한하였다. 계통 측 필터 인덕터는 컨버터 측 전류와 계통 측 전류의 스위칭 주파수 성분의 감쇄비를 고려하여 설계하였다. 설계된 LCL 필터를 단상 인버터에 적용하여 전류 제어 안정성 및 전류리플특성을 시뮬레이션을 통해 필터 설계의 타당성을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.396-397
• /
• 2019

본 논문은 유한요소 모델예측제어(FCS-MPC)의 샘플링 시간을 가변하여 표면부착형 영구자석 동기 전동기(SPMSM)의 토크 리플을 개선하고 스위칭 손실을 저감하는 가변 샘플링 시간이 적용된 모델예측제어 기법을 제안한다. 기존 FCS-MPC는 토크 리플을 저감하기 위해 고정 샘플링 시간을 짧게 설정하였다. 고정 샘플링 시간을 짧게 설정함에 따라, 전압벡터의 변경횟수가 증가하여 스위칭 손실이 증가하였다. 본 논문은 이러한 문제점을 해결하기 위해 가변 샘플링 시간이 적용된 FCS-MPC를 통해 토크 리플을 저감하고, 전압벡터의 변경횟수를 감소시켜 스위칭 손실을 저감하였다. 본 논문에서 제안하는 기법은 시뮬레이션을 통해 증명되었다.

• Proceedings of the KIPE Conference
• /
• 2018.11a
• /
• pp.77-79
• /
• 2018

본 논문에서는 inductive power transfer (IPT) 시스템 2차측 semi-bridgeless 정류기에 pulse density modulation (PDM) 제어를 적용하였을 때 1차측에 나타나는 영향을 최소화하기 위한 공진 네트워크 설계 방안을 제안한다. PDM 제어를 적용하였을 때 2차측 전류 리플이 증가하는 문제를 해결하기 위해 2차측 수신 인덕턴스를 증가시킴으로써 전류 리플을 저감하여 1차측 영향을 최소화한다. 이를 위해 적절한 설계 조건을 구하는 방안에 대하여 제시하고, 방안의 적용에 따른 1차측 영향을 시뮬레이션을 통해 분석한다.

• Journal of Power Electronics
• /
• v.19 no.2
• /
• pp.394-402
• /
• 2019

This paper proposes a single-phase non-isolated onboard battery charger (OBC) for electric vehicles (EVs) that only uses small film capacitors at the DC-link of the AC-DC converter. In the proposed charger, an isolated DC-DC converter for low-voltage batteries is used as an active power decoupling (APD) circuit to absorb the ripple power when a high-voltage (HV) battery is charged. As a result, the DC-link capacitance in the AC-DC converter of the HV charging circuit can be significantly reduced without requiring any additional devices. In addition, some of the components of the proposed circuit are shared in common for the different operating modes among the AC-DC converter, LV charging circuit and active power filter. Therefore, the cost and volume of the onboard battery charger can be reduced. The effectiveness of the proposed topology has been verified by the simulation and experimental results.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.27 no.5
• /
• pp.417-424
• /
• 2022

This study proposes a current-balancing technique for an interleaved buck converter using a variable inductor and a snubber capacitor. The proposed scheme balances the inductor current by using the variable inductor and enables zero voltage switching under all load ranges. With the variable inductor, the ripple of inductor current changes according to load variation. In addition, a 1.6 kW prototype is built to verify the validity of the proposed scheme, and the experimental results are successfully obtained.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.52-54
• /
• 2020

다상 BLDC 모니터는 높은 효율, 단위 전류당 높은 토크 밀도 및 비교적 쉬운 제어 특성으로 인해 동일 크기, 동일 무게에서 더 높은 출력을 요구하는 대형 트랙션 또는 선박 추진 응용 분야에서 점점 더 많이 사용되고 있다. 선박 등의 대용량 추진 시스템은 안정적인 운전 성능을 위해 모터의 일부 상 고장의 경우에도 시스템의 안정적인 동작이 중요한 이슈가 되고 있다. 본 논문에서는 모터의 한 상에서 고장이 발생한 경우 BLDC 모터의 정상인 상 전류의 위상각을 제어하여 토크 리플을 저감하는 제어 방법을 제안한다. 제안된 방법은 토크 리플에 큰 영향을 미치는 출력 토크의 2차 고조파 성분의 합이 영이 되도록 정상인 상 전류의 위상각을 제어하여 가능한 범위 내에서 최대 출력 토크를 얻음과 동시에 토크 리플 성분을 최소화한다. 본 논문에서 제안한 방법은 12상 BLDC 모터의 HILs 시뮬레이션을 통해 검증하였다.