• 센서학회지
• /
• 제9권1호
• /
• pp.1-8
• /
• 2000

최근, 자동차가 점점 고급화 되어감에 따라 자동차엔진과 같이 $200^{\circ}C$ 이상의 고온과 부식적인 환경 하에 사용되어 질 수 있는 고성능의 실리콘 가속도센서의 장착이 기대되고 있다. 그러나 실리콘은 본질적으로 온도의 영향이 큰 물질이고, p-n 접합으로 압저항이 형성되기 때문에 $150^{\circ}C$ 이상이 되면 누설전류가 급격하게 증가하여 센서의 성능을 떨어뜨린다. 본 연구에서는 SOI 구조를 이용한 가속도센서의 온도특성을 해석하고, 유한요소법(finite element method)을 이용하여 감도 온도계수(TCS) 및 오프셋전압 온도계수(TCO)의 열잔류응력과의 관련성을 검토하였다. 그 결과, TCS는 압저항의 불순물 농도를 최적화함으로써 줄일 수 있고, TCO는 압저항의 열잔류응력과 불균일한 공정에 관계가 있다는 것을 알았다. 그리고 센서의 중앙지지구조에 있어서 패키징 열잔류응력의 평균값은 약 $3.7{\times}10^4Nm^{-2}^{\circ}C^{-1}$ 정도로 주변지지구조보다 1/10정도 작게 나타났다.

• 한국정보전자통신기술학회논문지
• /
• 제15권2호
• /
• pp.109-116
• /
• 2022

본 논문에서는 센서 시스템에 유입된 60Hz 라인 주파수 잡음의 영향을 효과적으로 제거하기 위한 상태 변수 필터(state variable filter, SVF) 구조의 대역 억제 필터(band rejection filter, BRF)를 제안한다. 기존 SVF 구조의 BRF는 추가적인 연산 증폭기(operational amplifier, OPAMP)를 사용하여 저역 통과 필터(low pass filter, LPF) 출력과 고역 통과 필터(high pass filter, HPF) 출력 간의 합 또는 입력 신호와 대역 통과 필터(band pass filter, BPF) 출력 간의 차를 구함으로써 구현한다. 따라서 BRF의 신호 감쇄를 결정하는 노치 주파수(notch frequency)와 노치 깊이(notch depth)가 신호의 합 또는 차를 구하는데 사용한 저항의 허용 오차(tolerance)에 크게 의존된다. 반면에 제안 된 BRF는 SVF 구조 내에 BRF 출력이 자연발생적으로 형성되기 때문에 각 포트 간의 조합이 필요 없게 되어 기존 BRF와 달리 노치 주파수와 노치 깊이가 저항의 허용 오차에 영향을 받지 않는다. 제안된 BRF의 노치 주파수는 59.99Hz이며 몬테 카를로 시뮬레이션 결과를 통해 저항의 허용 오차에 전혀 영향을 받지 않는 것을 확인할 수 있었다. 노치 깊이도 평균 -42.54dB, 표준편차 0.63dB를 가져 BRF로서 정상적인 동작이 가능함을 확인하였다. 또한 제안된 BRF를 가지고 60Hz 잡음에 간섭이 된 심전도 신호에 대하여 잡음 필터링을 적용한 결과를 보여주었으며 60Hz 잡음이 적절하게 억제되는 것을 확인할 수 있었다.

• 전기전자학회논문지
• /
• 제27권1호
• /
• pp.45-52
• /
• 2023

다양한 열전쌍(TC)의 냉점보정(CJC)과 단선 감지 회로설계와 이를 이용한 다채널 TC 인터페이스 회로를 설계하였다. 냉점보정(CJC)과 단선 감지 기능 회로는 열전쌍, CJC 반도체 소자, 계측 증폭기(IA), 단선 감지용 저항 2개와 하나의 다이오드로 구성된다. 이 기본회로를 바탕으로 다채널 인터페이스 회로도 구현하였다. CJC는 보상 전용 반도체와 IA를 사용하여 구현하였고, 단선감지는 2개의 저항과 하니의 다이오드를 사용하여 IA 입력전압이 -0.42V가 되도록 하여 검출하였다. R-형 TC를 사용하여 실험한 결과 설계한 회로는 0℃~1400℃의 온도범위에서 냉점보정 후 오차가 0.14mV에서 3㎶로 감소되었다. 또한, TC가 정상에서 단선인 경우 IA의 출력전압이 88mV에서 -0.42V로 포화된 것을 확인하였다. 0℃~1400℃의 온도 범위에서 설계한 회로의 출력전압은 0V~10V이였다. R-형 TC를 사용하여 4-채널 인터페이스를 실험한 결과에서도 각 채널에 CJC와 단선 감지 결과와 거의 동일하였다. 구현한 다채널 인터페이스는 CJC 반도체 소자의 단자의 변경과 IA의 이득을 조절하면 E, J, K, T, R, S-형 TC에도 동일하게 적용할 수 있는 특징을 갖는다.