• 대한전자공학회논문지SD
• /
• 제46권6호
• /
• pp.58-64
• /
• 2009

재구성 구조를 위한 자동화된 툴의 개발에 있어서 명령들을 재구성 구조에 맵핑하기 위한 알고리즘의 개발은 가장 중요한 부분 중의 하나이다. 본 논문에서는 리소스가 한정된 Coarse-Grained 재구성 구조에 명령들을 맵핑하기 위한 알고리즘을 개발하고 이를 위한 휴리스틱을 제시하였다. 제안된 알고리즘에서는 하드웨어 리소스 사용에 대한 명령 할당과 라우팅 경로 할당을 사이클 기반의 타이밍 모델을 통해서 동시에 고려하였다. 제안된 알고리즘은 통신에 사용되는 리소스의 사용 및 전역 메모리 접근을 리스트 스케줄링을 기반으로 최소화한다. 리스트 스케줄링에서 맵핑되어야 할 명령들은 대상 어플리케이션의 데이터 플로우의 일반적인 특성들로 우선순위가 결정되게 된다. 제안된 맵핑 알고리즘의 대한 평가를 통해서 볼 때 전역 메모리 자원의 소모 및 수행 시간면에서 상당한 성능향상을 얻을 수 있었다.

• 정보처리학회논문지A
• /
• 제16A권5호
• /
• pp.319-326
• /
• 2009

문자열 연산이 계산 생물학 분야에 응용되면서 효율적인 문자열 연산을 위한 다양한 자료구조와 알고리즘이 연구되고 있다. 최장 공통 부분 문자열 문제는 두 개 이상의 문자열에서 가장 길게 일치하는 부분문자열을 찾는 연산이며, 최대 반복자 문제는 하나의 문자열에서 두 번 이상 반복되는 부분문자열을 찾는 연산이다. 이 연산은 패턴 매칭, 유사도 측정 등의 문자열 처리 분야에서 중요하게 사용되고 있다. 본 논문에서는 RMESH(Reconfigurable MESH) 구조에서 3-차원 $n{\times}n{\times}n$ 프로세서를 사용하여 두 문자열의 최장 공통 부분문자열을 구하는 알고리즘과 주어진 문자열의 최대 반복자를 찾는 알고리즘을 제안하며, 이 알고리즘들은 모두 O(1) 시간 복잡도를 갖는다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 A
• /
• pp.171-174
• /
• 2003

In this paper, a Learning module for a reconfigurable neural network processor(ERNIE) was proposed for an On-chip learning. The existing reconfigurable neural network processor(ERNIE) has a much better performance than the software program but it doesn't support On-chip learning function. A learning module which is based on Back Propagation algorithm was designed for a help of this weak point. A pipeline structure let the learning module be able to update the weights rapidly and continuously. It was tested with five types of alphabet font to evaluate learning module. It compared with C programed neural network model on PC in calculation speed and correctness of recognition. As a result of this experiment, it can be found that the neural network processor(ERNIE) with learning module decrease the neural network training time efficiently at the same recognition rate compared with software computing based neural network model. This On-chip learning module showed that the reconfigurable neural network processor(ERNIE) could be a evolvable neural network processor which can fine the optimal configuration of network by itself.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제5권8호
• /
• pp.1368-1387
• /
• 2011

In recent years, ubiquitous and pervasive scenarios have emerged as a complex ecosystem where differentiated software/hardware components interoperate wirelessly and seamlessly. The goal is to enable users to continuously access services and contents, and to always get the best out of their current environment and available resources. In such dynamic and flexible scenarios, the need emerges for flexible and general solutions for continuous runtime self-reconfiguration and self-optimization of ubiquitous support software systems. This paper proposes a fully reconfigurable middleware approach that aims at reconfiguring complex software systems made up of heterogeneous off-the-shelf components from both functional and non-functional perspectives. Our middleware can also extend already existing and non-reconfigurable middleware/applications in an easy and flexible way, with no need to re-design them. The proposed design principles have been practically applied to the implementation of a runtime self-reconfigurable middleware called Off-The-Shelf Ready To Go (OTS-RTG), implemented on top of iPOJO. The reported experimental results both exhibit a limited overhead and show the wide applicability of the proposed solution to many application scenarios, including complex, industrial, Enterprise Service Bus-based ones.

• 인터넷정보학회논문지
• /
• 제7권2호
• /
• pp.121-136
• /
• 2006

재구성(reconfiguration) 기능을 갖춘 SDR(Software Defined Radio) 시스템이 가져야할 소프트웨어 아키텍처와 컴포넌트들 사이에 필요한 프로토콜에 대한 분석을 수행하고 기능 구현을 위한 시스템 설계 내용을 제시한다. 이를 위해 SDR의 기술동향을 분석하고, SDR 시스템을 구축하기 위한 모델을 임베디드 시스템 (Imbedded System)에 입각하여 설계하였다. SDR 시스템 아키텍처는 하드웨어, 운영체제, 미들웨어, 서비스 객체, 응용 계층으로 이루어지는 5계층 구조를 제시한다. SDR 시스템은 리눅스 운영체제 기반에서 구축하였으며, SDR의 주요 특징인 확장성 (scalability)과 재구성 기능이 상호보완적이 되도록 하였다. 5계층 구조에서 SDR의 핵심 기능인 소프트웨어 다운로드 (Software Download) 기능을 구현하기 위한 프로토콜 및 객체의 상태천이도를 수용하는 소프트웨어 설계 내용을 제시한다.

• ETRI Journal
• /
• 제45권1호
• /
• pp.28-44
• /
• 2023

We propose short packet communication in an underlay cognitive radio network assisted by an intelligent reflecting surface (IRS) composed of multiple reconfigurable reflectors. This scheme, called the IRS protocol, operates in only one time slot (TS) using the IRS. The IRS adjusts its phases to give zero received cumulative phase at the secondary destination, thereby enhancing the end-to-end signal-to-noise ratio. The transmitting power of the secondary source is optimized to simultaneously satisfy the multi-interference constraints, hardware limitations, and performance improvement. Simulation and analysis results of the average block error rates (BLERs) show that the performance can be enhanced by installing more reconfigurable reflectors, increasing the blocklength, lowering the number of required primary receivers, or sending fewer information bits. Moreover, the proposed IRS protocol always outperforms underlay relaying protocols using two TSs for data transmission, and achieves the best average BLER at identical transmission distances between the secondary source and secondary destination. The theoretical analyses are confirmed by Monte Carlo simulations.

• ETRI Journal
• /
• 제39권5호
• /
• pp.632-642
• /
• 2017

Digital all-optical parallel computing is an important research direction and spans conventional devices and convergent nano-optics deployments. Optical bus-based interconnects provide interesting aspects such as relative information communication speed-up or slow-down between optical signals. This aspect is harnessed in the newly proposed All-Optical Linear Array with a Reconfigurable Pipelined Bus System (OLARPBS) model. However, the physical realization of such communication interconnects needs to be considered. This paper considers spatial layouts of processing elements along with the optical bus light paths that are necessary to realize the corresponding interconnection requirements. A metric in terms of the degree of required physical constraint is developed to characterize the variety of possible solutions. Simple algorithms that determine spatial layouts are given. It is shown that certain communication interconnection structures have associated intrinsic topologies.

• Journal of the Optical Society of Korea
• /
• 제16권1호
• /
• pp.13-16
• /
• 2012

We demonstrate an optical gate architecture using a single SOA to perform AND, OR and NOT logic functions. Simple reconfigurable all-optical logic operations are implemented using RZ modulated signals at 40 Gb/s. Contrast ratio and extinction ratio values have been analysed for the different types of logic gates. Maximum extinction ratio and contrast ratio achieved are 19dB and 17.2 dB respectively. Simple structure and potential for integration makes this architecture an interesting approach in photonic computing and optical signal processing.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제10권1호
• /
• pp.49-56
• /
• 2004

부하 불균형은 병렬처리에 있어서 좋은 성능을 얻기 위한 주요한 방해 요소 중의 하나이다. 전역(全域) 부하균형 기법은 하나의 응용에서 발생된 병렬 태스크를 취급하는데 적절하지 않다. 동적 루프 스케줄링 기법은 공유 메모리 멀티프로세서 병렬구조에서 병렬 루프의 부하균형에 효과적인 것으로 알려져있다. 하지만 이 기법의 중앙집중적 특성은 워크스테이션 클러스터 환경에서 프로세서 수가 상대적으로 많지 않은 경우에도 병목현상을 일으킬 수 있는 요인이 된다. 워크스테이션 클러스터 환경에서의 통신 오버헤드는 공유 메모리 멀티프로세서 병렬 구조와 비교할 때 수십배의 차이가 생기기 때문이다. 더구나 병렬 루프에서 발생하는 단위 태스크가 불규칙적인 작업량을 갖는 경우에는 기본 루프 스케줄링 기법의 단점을 보완한 개선된 방법들을 적용할 수가 없다. 본 논문에서는 이러한 불규칙적인 작업량을 갖는 병렬루프를 서로 다른 성능을 갖는 워크스테이션들의 네트워크 환경에서 효율적으로 부하를 분배하기 위한 재구성 가능한 분산 부하 균형 기법을 제시한다. 이러한 재구성 가능한 기법은 전통적인 부하균형 방법과 함께 성능균형을 가능하게 함으로써 전체수행시간을 최소화할 수 있음을 보였다.

• 한국정보통신학회논문지
• /
• 제12권3호
• /
• pp.485-492
• /
• 2008

유비쿼터스 환경에서의 컴퓨팅 기기들은 초경량 컴퓨팅 환경으로서 사용자들이 컴퓨터의 존재를 인지할 수 없도록 사용자 신체나 주변 환경에 내장되며, 크기가 작고, 적은 기능을 가진 많은 컴퓨터를 여러 곳에 분포하여 네트워크로 통신한다. 초경량 컴퓨팅 환경에서는 사용자들에게 서비스를 제공하기 위해 사용자의 정보를 교환하는 일이 많으며, 사용자의 정보를 보호하기 위해서는 보안 기술이 반드시 포함되어야 한다. 본 논문에서는 초경량 컴퓨팅 환경에서 표준화 된 보안 서비스를 제공하는 초경량 환경을 위한 보안 서비스 지원을 위한 API를 연구하고 설계한다. 초경량 환경의 보안 서비스 지원을 위한 API는 일반적인 컴퓨팅 환경에서와 같이 데이터 암호화, 데이터 인증, 키 관리 등의 보안 서비스를 제공하며, 초경 량 컴퓨팅 환경에 맞는 RC5와 SHA1 알고리즘 사용, 효율적인 메모리 관리를 위해 각 서비스를 라이브러리화하여 필요시마다 라이브러리를 할당/해제하는 등의 초경량 컴퓨팅 환경의 문제점을 해결할 수 있도록 설계, 구현한다.