• 한국인쇄학회지
• /
• 제30권3호
• /
• pp.23-33
• /
• 2012

We studied simultaneously the electronically written data affected in the use of thermal transfer discs and the recoding strategy between recoding drives for the stable long term preservation of optical discs which are commonly used in an electronic data storage device. The most important thing in the archiving preservation might be a choice of a device, however the use of thermal transfer recording discs is not good for long term data preservation because the thermal effect on the recoding data is critical which means that the data are recorded not under best condition but under bad condition. We inspect the strategies of recoding data from 12 brands of optical discs and drives of 7 brands and it turns out the recoding strategy is needed first for the long term preservation of electronic recording data. Thus, without affecting data quality and deformation of optical discs, the choice of optimal disc and drive in recoding data will be a solution for the long term preservation of recoding data.

• 전자공학회논문지A
• /
• 제32A권5호
• /
• pp.71-80
• /
• 1995

The usual approach for desinging a fast multiplier involves finding a way to quickly add up all the partial products, based on parital product recoding scheme and carry-save addition. This paper describes theoretical medels for area and time complexities of Multibit Reconding Paralle Multiplier (MRPM), which is a generalization of the modified Booth recoding scheme. Based on the proposed models, time performance, hardware requirements and area-time efficiency are analyzed in order to determine optimal recoding size for very large scale integration (VLSI) realization of the MRPM. Some simulation results show that the MRPM with large multiplier and multiplicand size has optimal area-time efficiency at the recoding size of 4-bit.

• 정보보호학회논문지
• /
• 제26권3호
• /
• pp.587-601
• /
• 2016

본 논문에서는 SPA와 DPA 모두에 안전한 스칼라 레코딩 방법을 제안한다. 제안하는 방법은 스칼라 레코딩을 이용한 전력분석공격의 대응방법으로써 음수 표현을 사용한 스칼라 레코딩 방법이다. 제안하는 방법은 각 digit에 대해 모두 동일한 패턴의 연산을 수행하도록 레코딩하여 SPA에 안전하다. 또한 랜덤수에 따라 랜덤한 레코딩 결과를 생성하도록 하여 DPA에 안전하다. 그리고 타원곡선 덧셈 연산이 digit의 부호에 대한 SPA에 안전하도록 사전연산 테이블과 변형한 타원곡선 덧셈 알고리즘을 적용한다. 제안하는 방법은 단독 사용으로 SPA와 DPA 모두에 안전하므로 보다 효율적인 안전성을 제공한다. 제안하는 방법을 사용하면 SPA와 DPA에 안전한 기존의 스칼라 레코딩에 비해 연산효율이 11% 이상 향상된다.

• 정보보호학회논문지
• /
• 제26권5호
• /
• pp.1099-1103
• /
• 2016

정보보호용 임베디드 장치에 타원 곡선 암호 알고리듬을 구현할 경우 스칼라 곱셈 연산을 수행하게 되는데 이 연산 과정에서 발생하는 전력 소비 정보에 의해 비밀 키가 노출될 가능성이 있다. 최근에는 비밀 키 값을 리코딩하여 사용함으로써 단일 전력 분석과 차분 전력 분석 공격을 방어할 수 있도록 하는 캐리 랜덤 리코딩 방식이 제안되었다. 본 논문에서는 이 방식을 이용하면 차분 전력 분석을 방어할 수 있다는 원 논문의 주장과 달리 사용하는 리코딩 과정에서 발생하는 캐리 크기의 제한성으로 인해 차분 전력 분석에 여전히 취약함을 밝히고자 한다.

• 한국정보기술응용학회:학술대회논문집
• /
• 한국정보기술응용학회 2001년도 추계공동학술대회 논문자료집 정보화 젼략 패러다임의 변화에 대한 보기술의 대응
• /
• pp.199-199
• /
• 2001

• 정보보호학회논문지
• /
• 제26권6호
• /
• pp.1361-1373
• /
• 2016

최근 사용자 인증에 대한 요구가 증가하면서 패스워드, 그래픽인증, 토큰, 생체인식, 복합 인증 등 다양한 인증 기법이 사용되고 있다. 특히 편의성으로 인해 패스워드, 그래픽, 생체 인증 등 2차원적 요소(2차원 평면)의 데이터를 정보로 이용하고 2차원 모양의 특징 정보를 저장하여 인증에 적용되는데 저장되는 정보는 2차원 정보로 기록 저장된다. 이러한 인증 데이터는 정보를 기록하고 갱신함에 있어 추가적인 데이터 기록을 요구하는 문제가 있다. 또한 2차원 메모리는 저장 데이터의 양이 증가할수록 저장 데이터를 인증 데이터와 비교하는 시간이 증가하여 인증 절차 수행에 소요되는 시간이 증가하는 단점도 있다. 이러한 인증 데이터를 메모리에 저장 및 인증하는 기술에 있어 신속하게 인증 절차를 수행하는 것은 중요한 요소가 되었다. 본 논문에서는 메모리를 사용한 인증 데이터의 기록 및 인증에 있어 기존 방식의 단점을 보완하고자 3차원 광메모리를 이용하여 데이터의 기록시 기록요소를 다양하게 변경하여 서로 다른 저장 데이터를 다중 기록하는 방식을 구성함으로써 고밀도 기록이 가능하게 하고, 데이터의 기록 및 복원시 병렬처리가 가능한 방식을 적용하여 신속한 데이터의 기록 및 복원이 가능한 기법을 제안한다. 또한 인증 데이터 갱신시 기존에 기록된 저장 데이터를 조합하여 조합한 데이터를 인증에 이용함으로써 매번 추가적인 데이터 기록을 요구하는 문제를 해결하고자 한다. 제안한 인증 방식은 3차원 광메모리에 데이터를 기록 저장 후, 복원시 기록 조건에 상응하는 조건을 만족해야만 데이터가 복원되는 방식을 적용한 인증 기법을 제안하고 이를 시험을 통해 인증 기법으로 적용 가능함을 확인하였다.

• 전자공학회논문지C
• /
• 제35C권9호
• /
• pp.11-20
• /
• 1998

고속 복소수 연산장치는 채널등화, 동기신호 복원, 변조 및 복조 등 디지탈 통신 시스템의 기저대역 신호처리에 필수적인 기능블록이다. 본 논문에서는 redundant binary (RB) 연산과 radix-4 Booth recoding을 결합한 새로운 복소수 승산 알고리듬을 제안한다. 제안되는 복소수 승산 방법은 실수 승산기를 사용하는 기존의 방법과 비교하여 부분곱의 수를 반으로 감소시키며, 단순화된 병렬구조로 구현되므로 고속 동작 및 저전력 소모를 가능하게 한다. 제안된 알고리듬을 적용하여 10-bit operand를 갖는 prototype 복소수 승산-누적기(complex-number multiplier-accumulator ; CMAC) 코어를 0.8-㎛ N-Well CMOS 공정으로 설계, 제작하였다. 제작된 CMAC 칩은 18,000여개의 트랜지스터로 구성되며, 코어부분의 면적은 약 1.60 × 1.93 ㎟이다. 제작된 칩을 테스트 보드에 실장하여 특성을 평가한 결과, 전원전압 V/sub DD/=3.3-V에서 120-MHz의 속도로 동작함을 확인하였으며, 이때의 전력소모는 약 63-mW로 측정되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.686-689
• /
• 2009

본 논문에서는 타원곡선 암호를 위한 스칼라 곱셈기의 설계에 대해 기술한다. 설계된 스칼라 곱셈기는 스마트카드 표준에 기술된 163-비트의 키 길이를 가진다. 유한체 $GF(2^{163})$ 상에서 스칼라 곱셈의 연산량을 줄이기 위해 complementary recoding 방식을 적용한 Non-Adjacent-Format(NAF) 변환 알고리듬을 적용하여 설계하였다. 설계된 스칼라 곱셈기 코어는 $0.35-{\mu}m$ CMOS 셀 라이브러리로 합성하여 32,768 게이트로 구현되었으며, 150-MHz@3.3-V로 동작한다. 설계된 스칼라 승산기는 스마트카드용 타원곡선 암호 하드웨어 구현을 위한 IP로 사용될 수 있다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1994년도 하계종합학술발표회 논문집
• /
• pp.409-412
• /
• 1994

• 한국광학회:학술대회논문집
• /
• 한국광학회 2001년도 하계학술발표회
• /
• pp.64-65
• /
• 2001