• Proceedings of the IEEK Conference
• /
• 2000.06b
• /
• pp.24-27
• /
• 2000

Ferroelectric P $b_{0.99}$〔(Z $r_{0.6}$S $n_{0.4}$)$_{0.9}$ $Ti_{0.1}$〕$_{0.98}$N $b_{0.02}$ $O_3$(PNZST) thin films were deposited by a RF magnetron sputtering on (L $a_{0.5}$S $r_{0.5}$)Co $O_3$(LSCO)/Pt/Ti/ $SiO_2$/Si substrate using a PNZST target with excess PbO of 10 mole％. The thin films deposited at the substrate temperature of 500 $^{\circ}C$ were crystallized to a perovskite phase after rapid thermal annealing(RTA) The thin films annealed at 650 $^{\circ}C$ for 10 seconds in air exhibited the good crystal structures and ferroelectric properties. The remanent polarization and coercive field of the PNZST capacitor were about 20 $\mu$C/$\textrm{cm}^2$ and 50 kV/cm, respectively. The reduction of the polarization after 2.2$\times$10$^{9}$ switching cycles was less than 10 ％.0 ％.％.0 ％.0 ％.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.112-112
• /
• 2003

최근 자성반도체(diluted magnetic semiconductor; DMS)를 이용한 소자 개발이 가긍해짐에 따라 국내외에서 활발한 연구가 이루어지고 있다. 본 연구실에서는 GaN-단일전구체를 이용하여 상온에서 자기적 특성을 나타내는 p-type GaMnN를 성장시켰다 극한 환경에서의 자성반도체 재료의 물성 변화를 알아보기 위해, 본 연구에서는 세계 최초로 중성자 빔의 조사에 따른 자성반도체의 구조적, 자기적 특성 및 열처리에 따른 특성 변화를 관찰 및 분석하였다. Molecular beam epitaxy(MBE)를 이용하여 Mn cell 온도가 각각 77$0^{\circ}C$, 94$0^{\circ}C$인 GaMnN 박막을 성장시켰다. 성장된 박막 시편에 한국원자력연구소 하나로 HTS공에서 중성자 빔을 각각 20min(4.17$\times$$10^{16}$n/$\textrm{cm}^2$), 24hour(3.0$\times$$10^{18}$n/$\textrm{cm}^2$)씩 조사하였다 중성자 빔을 조사한 시편은 진공분위기 하에서 100$0^{\circ}C$, 30초간 열처리하였다.(rapid thermal annealing;RTA, 승온속도: 8$^{\circ}C$/sec) 중성자 빔을 조사한 GaMnN 박막의 구조적인 특성은 X-ray diffraction(XRD) 측정을 통해 관찰하였고, 박막의 자기적 특성은 superconducting quantum interference device(SQUID)를 통해 측정하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.11a
• /
• pp.17-18
• /
• 2006

고상 확산 방법을 이용하여 얕은 소스/드레인 접합을 가지는 SOI (Silicon-On-Insulator) MOSFET 소자를 제작하였다. 확산원으로는 PSG(Phosphorus silicate glass) 박막과 PBF(Poly Boron Film) 박막이 각각 n, p-type 소자 형성을 위해 사용되었다. 얕은 접합 형성을 위하여 급속 열처리 방법(RTA: Rapid Thermal Annealing)을 이용하여 PSG와 PBF로부터 인과 붕소를 SOI MOSFET 소자의 소스/드레인으로 확산시켰다. 또한, 소자 특성 개선을 위한 후 속 열처리 공정으로 희석된 수소 분위기 중에서 FA(Furnace Annealing)를 실시하였다. SPD 기술을 적용하여 10 nm 이하의 매우 얕은 p-n 접합을 형성할 수 있었고, 양호한 다이오드 특성을 얻을 수 있었다. 또한, SPD 방법으로 결함이 없는 접합 형성이 가능하며, 소자 제작 공정의 최적화를 통해 차세대 CMOS 소자로 기대되는 SOI MOSFET를 성공적으로 제작할 수 있었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2004.07b
• /
• pp.894-897
• /
• 2004

Sodum bismuth titanate $(Na_{0.5}Bi_{0.5}TiO_3$ or NBT) thin films coated on the $LaNiO_3$ (LNO) electrode by sol-gel methode and rapid thermal annealing (RTA) technique. The NBT (NBT/LNO/Si) thin films examined by x-ray diffraction (XRD). The orientation of NBT was observed for films coated at $900^{\circ}C$, 5 min and $600^{\circ}C$, 60 min. Filed emission scanning electron microscopy (FE-SEM) showed uniform surface composed of grains. The grain size of NBT thin films increased with increasing annealing temperature.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.196-197
• /
• 2010

NAND형 charge trap flash (CTF) non-volatile memory (NVM) 소자가 30nm node 이하로 고집적화 되면서, 기존의 SONOS형 CTF NVM의 tunnel barrier로 쓰이는 SiO2는 direct tunneling과 stress induced leakage current (SILC)등의 효과로 인해 data retention의 감소 등 물리적인 한계에 이르렀다. 이에 따라 개선된 retention과 빠른 쓰기/지우기 속도를 만족시키기 위해서 tunnel barrier engineering (TBE)가 제안되었다. TBE NVM은 tunnel layer의 전위장벽을 엔지니어드함으로써 낮은 전압에서 전계의 민감도를 향상 시켜 동일한 두께의 단일 SiO2 터널베리어 보다 빠른 쓰기/지우기 속도를 확보할 수 있다. 또한 최근에 각광받는 high-k 물질을 TBE NVM에 적용시키는 연구가 활발히 진행 중이다. 본 연구에서는 Si3N4와 HfAlO (HfO2 : Al2O3 = 1:3)을 적층시켜 staggered의 새로운 구조의 tunnel barrier Capacitor를 제작하여 전기적 특성을 후속 열처리 온도와 방법에 따라 평가하였다. 실험은 n-type Si (100) wafer를 RCA 클리닝 실시한 후 Low pressure chemical vapor deposition (LPCVD)를 이용하여 Si3N4 3 nm 증착 후, Atomic layer deposition (ALD)를 이용하여 HfAlO를 3 nm 증착하였다. 게이트 전극은 e-beam evaporation을 이용하여 Al를 150 nm 증착하였다. 후속 열처리는 수소가 2% 함유된 질소 분위기에서 $300^{\circ}C$와 $450^{\circ}C$에서 Forming gas annealing (FGA) 실시하였고 질소 분위기에서 $600^{\circ}C{\sim}1000^{\circ}C$까지 Rapid thermal annealing (RTA)을 각각 실시하였다. 전기적 특성 분석은 후속 열처리 공정의 온도와 열처리 방법에 따라 Current-voltage와 Capacitance-voltage 특성을 조사하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2005.05a
• /
• pp.76-79
• /
• 2005

$Nd:YVO_4$ 연속발진 레이저(CW laser:Continuous wave laser)로 제작한 다결정 실리콘 박막의 이온도핑 효과를 조사하였다. PECVD로 증착한 비정질 실리콘 박막을 CW 레이저를 조사하여 결정화한 후 $B_2H_6$ 플라즈마 이온 도즈량을 변화시켜 이온 도핑을 하고 급속열처리 방법과 퍼니스 어닐링 방법으로 도펀트 활성화를 하였다. 이온 도핑된 CW 다결정 실리콘 박막의 이온 도즈량에 따른 판저항 변화를 비교하고, 급속열처리(RTA: Rapid Thermal Annealing)와 퍼니스 어닐링(FA: Furnace Annealing) 전후의 결정성 변화를 라만 스펙트럼(Raman spectrum) 을 통하여 분석하였다. 이온 도즈량이 증가함에 따라 판저항은 감소하고, 어닐링 후 이온 도핑에 의해 손상된 박막이 복원됨을 확인 할 수 있다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.11a
• /
• pp.42.2-42.2
• /
• 2010

Transparent conducting oxides (TCOs) are of significant importance for their applications in various devices, such as light-emitting diodes, thin-film solar cells, organic light-emitting diodes, liquid crystal displays, and so on. In order for TCOs to contribute to the performance improvement of these devices, TCOs should have high transmittance and good electrical properties simultaneously. Sn-doped $In_2O_3$ (ITO) is the most commonly used TCO. However, indium is toxic and scarce in nature. Thus, ZnO has attracted a lot of attention because of the possibility for replacing ITO. In particular, group III impurity-doped ZnO showed the optoelectronic properties comparable to those of ITO electrodes. Al-doped ZnO exhibited the best performance among various doped ZnO films because of the high substitutional doping efficiency. However, in order for the Al-doped ZnO to replace ITO in electronic devices, their electrical and optical properties should further significantly be improved. In this connection, different ways such as a variation of deposition conditions, different deposition techniques, and post-deposition annealing processes have been investigated so far. Among the deposition methods, RF magnetron sputtering has been extensively used because of the easiness in controlling deposition parameters and its fast deposition rate. In addition, when combined with post-deposition annealing in a reducing ambient, the optoelectronic properties of Al-doped ZnO films were found to be further improved. In this presentation, we deposited Al-doped ZnO (ZnO:$Al_2O_3$ = 98:2 wt%) thin films on the glass and sapphire substrates using RF magnetron sputtering as a function of substrate temperature. In addition, the ZnO samples were annealed in different conditions, e.g., rapid thermal annealing (RTA) at $900^{\circ}C$ in $N_2$ ambient for 1 min, tube-furnace annealing at $500^{\circ}C$ in $N_2:H_2$=9:1 gas flow for 1 hour, or RTA combined with tube-furnace annealing. It is found that the mobilities and carrier concentrations of the samples are dependent on growth temperature followed by one of three subsequent post-deposition annealing conditions.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.458.2-458.2
• /
• 2014

We have demonstrated that simple brush-painted Ti-doped $In_2O_3$(TIO) films can be used as a cost effective transparent anodes for organic solar cells (OSCs). We examined the RTA effects on the electrical, optical, and structural properties of the brush painted TIO electrodes. By the direct brushing of TIO nanoparticle ink and rapid thermal annealing (RTA), we can simply obtain TIO electrodes with a low sheet resistance of 28.25 Ohm/square and a high optical transmittance of 85.48% under atmospheric ambient conditions. Furthermore, improvements in the connectivity of the TIO nano-particles in the top region during the RTA process play an important role in reducing the resistivity of the brush-painted TIO anode. In particular, the brush painted TIO films showed a much higher mobility ($33.4cm^2/V-s$) than that of previously reported solution-process transparent oxide films ($1{\sim}5cm^2/V-s$) due to the effects of the Ti dopant with higher Lewis acid strength (3.06) and the reduced contact resistance of TIO nanoparticles. The OSCs fabricated on the brush-painted TIO films exhibited cell-performance with an open circuit voltage (Voc) of 0.61 V, shot circuit current (Jsc) of $7.90mA/cm^2$, fill factor (FF) of 61%, and power conversion efficiency (PCE) of 2.94%. This indicates that brush-painted TIO film is a promising cost-effective transparent electrode for printing-based OSCs with its simple process and high performance.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.239-239
• /
• 2011

최근에 감지막의 pH 감지특성을 평가하기 위해 electrolyte insulator semiconductor (EIS) 구조가 유용하게 이용되고 있다. EIS는 CMOS공정과 호환이 가능하고 구조가 간단하며 pH 변화에 반응속도가 빠르다는 장점을 가지고 있다. EIS 구조를 갖는 pH 센서의 동작 메커니즘은 pH 용액의 수소이온이 감지막의 표면에서 표면전위를 변화시키는 것에 기인한다. pH 감지막으로는 높은 유전율과 안정성이 뛰어난 high-k 물질이 많이 연구되고 있다. 그 중 high-k 물질인 ZrO2은 낮은 열전도도, 산성에서 알칼리성 영역까지의 넓은 화학안정성을 가지며 낮은 열 팽창성, 높은 유전상수 등 우수한 특성을 가지고 있다. 본 실험은 SiO2/ZrO2를 적층한 EIS 소자를 제작하여 열처리에 따른 전기적 특성과 pH 감지 특성을 평가해 보았다. EIS 적층막으로 사용된 SiO2는 실리콘과 high-k 감지막 사이의 계면상태를 양호하게 유지시키기 위한 완충막으로 성장되었다. 후속열처리는 rapid thermal annealing (RTA) 시스템을 이용하여 750$^{\circ}C$, 850$^{\circ}C$, 950$^{\circ}C$로 H2/N2 분위기에서 30초 동안 실시하였다. RTA 열처리 온도가 증가할수록 높은 pH 감지특성이 보였으며 hysteresis 현상과 drift 효과와 같은 non ideal 효과에 강한 immunity가 있는 것을 확인하였다. 결론적으로 SiO2/ZrO2 적층구조를 갖는 EIS는 RTA 950$^{\circ}C$ 열처리를 실시하였을 때 우수한 EIS pH 센서를 제작할 수 있을 것으로 기대된다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.2
• /
• pp.95-102
• /
• 2001

Nano-scale gate length MOSFET devices require extremely shallow source/drain eftension region with junction depth of 20∼30nm. In this work, 20nm $n^{+}$-p junctions that are realized by using this $As_{2}^{+}$ low energy ($\leq$10keV) implantation show the lower sheet resistance of the $1.0k\Omega$/$\square$ after rapid thermal annealing process. The $As_{2}^{+}$ implantation and RTA process make it possible to fabricate the nano-scale NMOSFET of gate length of 70nm. $As_{2}^{+}$ 5 keV NMOSFET shows a small threshold voltage roll-off of 60mV and a DIBL effect of 87.2mV at 100nm gate length devices. The electrical characteristics of the fabricated devices with the heavily doped and abrupt $n^{+}$-p junctions ($N_{D}$〉$10^{20}$$cm^{-3}$, $X_{j}$$\leq$20nm) suggest the feasibility of the nano-scale NMOSFET device fabrication using the $As_{2}^{+}$ low energy ion implantation.