• Journal of Radiation Protection and Research
• /
• 제45권1호
• /
• pp.35-44
• /
• 2020

Background: Cadmium zinc telluride (CZT) is a promising material because of a high detection efficiency, good energy resolution, and operability at room temperature. However, the cost of CZT dramatically increases as its size increases. In this study, to achieve a large effective volume with relatively low cost, an array structure comprised of individual virtual Frisch-grid CZT detectors was proposed. Materials and Methods: The prototype consisted of 2 × 2 CZTs, a holder, anode and cathode printed circuit boards (PCBs), and an application-specific integrated circuit (ASIC). CZTs were used and the non-contacting shielding electrode method was applied for virtual Frisch-grid effect. An ASIC was used, and the holder and the PCBs were fabricated. In the current system, because the CZTs formed a common cathode, a total of 5 channels were assigned for data processing. Results and Discussion: An experiment using ¹³⁷Cs at room temperature was conducted for 10 minutes. Energy and timing information was acquired and the depth of interaction was calculated by the timing difference between the signals of both electrodes. Based on obtained three-dimensional position information, the energy correction was carried out, and as a result the energy spectra showed the improvements. In addition, a Compton image was reconstructed using the iterative method. Conclusion: The virtual Frisch-grid CZT detector based on the array structure was developed and the energy spectra and the Compton image were successfully acquired.

• 한국안전학회지
• /
• 제28권3호
• /
• pp.51-55
• /
• 2013

The purpose of this study is to find the causes of malfunctions and defective operation of printed circuit boards(PCBs) built into home refrigerators to perform power saving functions. This study performed an electrostatic test of a PCB built-in using an Auto Triggering system; lightning and impulse tests using an LSS-15AX; and an impulse test using an INS-400AX. From the analysis of a secondarily developed product, it was found that electrostatic discharge(ESD) caused more malfunctions and defective operations than electric overstress(EOS) due to overvoltage. As a result of increasing the condenser capacity of the PCB circuit, withstanding voltage was increased to 7.4 kV. In addition, this study changed the power saving mode and connected a varistor to the #2 pin of an IC chip. As a result, the system consisting of all specimens of a finally developed product was operated stably with an applied voltage of less than 10 kV. This study found it necessary to perform quality control at the manufacturing stage in order to reduce the occurrence of electrostatic accidents to IC chips built into a PCB.

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2010년도 춘계학술발표대회 초록집
• /
• pp.81-81
• /
• 2010

전자 패키징은 미세화, 경량화, 저가화를 지향하고 신뢰성의 향상을 위해 발전해 왔다. 이러한 경향은 전자부품 자체의 성능 향상 뿐 아니라 전자부품을 장착, 고정할 수 있게 하는 인쇄회로 기판(PCB : Printed Circuit Board)의 성능에 많은 관심을 가지게 되었다. 전기적 신호의 손실을 줄이기 위해 전기, 전자 산업체에서는 가볍고 굴곡성이 우수한 연성인쇄회로기판(FPCB : Flexible PCB)과 가격이 싸고 신뢰성이 입증된 경성인쇄회로기판(RPCB : Rigid PCB)이 그 대상이다. 본 논문에서는 이 PCB중에서도 RPCB와 FPCB간의 열압착 방식으로 접합 시 전극간의 접합 양상을 보았다. 이 열압착 방식은 기존에 PCB를 접합하는데 사용하고 있는 connector를 이용한 체결법을 대체하는 기술로써 솔더를 중간층(interlayer)로 이용하여 열과 압력으로 접합하는 방식이다. 이 방식을 connector를 사용하는 방식에 비해 그 부피가 작고 I/O개수에 크게 영향 받지 않으며 자동화 공정이 쉬운 장점을 가지고 있다. 접합의 대상 중 RPCB의 경우는 무전해 니켈 금도금(ENIG : Electroless Nickle Immersion Gold)로 제작하였으며 FPCB의 경우는 ENIG와 유기보호피막(OSP : Organic solderability preservation) 처리하였다. 실험에 사용한 PCB는 $300\;{\mu}m$ pitch의 미세피치이며 솔더의 조성은 Sn-3.0Ag-0.5Cu (in wt%)과 Sn-3.0Ag (in wt%)를 사용하였다. 접합 온도와 접합 시간 그리고 접합 압력에 따라 최적의 접합 조건을 도출하였다. 접합 강도는 $90^{\circ}$ Peel Test를 통해서 측정하였으며 접합면 및 파괴면은 SEM과 EDS를 통하여 분석하였다.

• 한국전자파학회논문지
• /
• 제19권3호
• /
• pp.376-383
• /
• 2008

일반적으로 고속의 디지털부와 아날로그부의 귀환 전류 평면(Return Current Plane: RCP)은 분할된다. 이것은 PCBs(Printed Circuit Boards)에서 각 서브 시스템 사이의 노이즈가 서로 간섭을 일으키지 않도록 하기 위해서 이루어지지만, 각 서브 시스템 사이에 연결된 신호선이 존재하는 경우 이러한 분할은 원치 않는 효과를 발생시킨다. EMI(Electromagnetic Interference) 측면에서 전자파의 복사 방출을 증가시키는 주된 요인이 된다. 이러한 전자파 복사 방출 노이즈를 저감시키기 위한 해결 방법으로 component bridge(저항 브릿지, 커패시터 브릿지, 페라이트 비드 브릿지 등: CB)가 사용되고 있지만, 아직 정확한 CB의 사용 지침이 부족한 실정이다. 본 논문에서는 EMI측면에서 다중-CB사용 방법에 대한 설계 원리를 측정을 통해 전자파 복사 방출을 분석하고, 노이즈 저감 방법에 대한 설계 방법을 제시하고자 한다. 일반적으로 다중-CB 사이의 간격은 ${\lambda}/20$으로 페라이트 비드(ferrite bead)를 사용하도록 권장하고 있다. 본 논문은 CB의 다중 연결시 페라이트 비드와 칩 저항에 대한 설계방법을 측정과 시뮬레이션을 통하여 증명하였고, 다중 연결된 칩 저항이 EMI 측면에서 분할된 RCP의 노이즈 저감에 더욱 더 효과적인 설계 방법임을 증명하였다.

• 한국전자파학회논문지
• /
• 제19권3호
• /
• pp.366-375
• /
• 2008

일반적으로 고속의 디지털부와 아날로그부의 귀환 전류 평면(Return Current Plane: RCP)은 분할된다. 이것은 PCBs(Printed Circuit Boards)에서 각 서브 시스템 사이의 노이즈가 서로 간섭을 일으키지 않도록 하기 위해 이루어지지만, 각 서브 시스템 사이에 연결된 신호선이 존재하는 경우, 이러한 분할은 원치 않는 효과를 발생시킨다. RCP의 분할은 회로적인 측면에서 신호 무결성(Signal Integrity)에 악영향을 미치고, EMI(Electromagnetic Interference) 측면에서 전자파의 복사 방출을 증가시키는 주된 요인이 된다. 이러한 신호 무결성을 유지하기 위한 방법으로 component bridge(저항 브릿지, 커패시터 브릿지, 페라이트 브릿지 등: CB)가 사용되고 있지만 아직 정확한 CB의 사용 지침이 부족한 실정이다. 본 논문에서는 신호 무결성 측면에서 다중-CB 사용 방법에 대한 설계 원리를 측정과 시뮬레이션을 통해 분석하고 노이즈 저감 방법에 대한 설계 방법을 제시하고자 한다. 일반적으로 CB, 사이의 간격은 ${\lambda}/20$로 페라이트 비드(ferrite bead)를 사용하도록 권장하고 있다. 본 논문은 CB의 다중 연결시 페라이트 비드와 칩 저항에 대한 설계 방법을 측정과 시뮬레이션을 통하여 증명하였고, 다중 연결된 칩 저항$(0{\Omega})$이 신호 무결성 측면에서 더욱 더 효과적인 설계 방법임을 증명하였다.

• 한국재료학회지
• /
• 제12권9호
• /
• pp.750-760
• /
• 2002

In this study, three solders, Sn-37Pb, Sn-3.5Ag, and Sn-3.8Ag-0.7Cu were screen printed on both electroless Ni/Au and OSP metal finished micro-via PCBs (Printed Circuit Boards). The interfacial reaction between PCB metal pad finish materials and solder materials, and its effects on the solder bump joint mechanical reliability were investigated. The lead free solders formed a large amount of intermetallic compounds (IMC) than Sn-37Pb on both electroless Ni/Au and OSP (Organic Solderabilty Preservatives) finished PCBs during solder reflows because of the higher Sn content and higher reflow temperature. For OSP finish, scallop-like $Cu_{6}$ /$Sn_{5}$ and planar $Cu_3$Sn intermetallic compounds (IMC) were formed, and fracture occurred 100% within the solder regardless of reflow numbers and solder materials. Bump shear strength of lead free solders showed higher value than that of Sn-37Pb solder, because lead free solders are usually harder than eutectic Sn-37Pb solder. For Ni/Au finish, polygonal shaped $Ni_3$$Sn_4$ IMC and P-rich Ni layer were formed, and a brittle fracture at the Ni-Sn IMC layer or the interface between Ni-Sn intermetallic and P-rich Ni layer was observed after several reflows. Therefore, bump shear strength values of the Ni/Au finish are relatively lower than those of OSP finish. Especially, spalled IMCs at Sn-3.5Ag interface was observed after several reflow times. And, for the Sn-3.8Ag-0.7Cu solder case, the ternary Sn-Ni-Cu IMCs were observed. As a result, it was found that OSP finished PCB was a better choice for solders on PCB in terms of flip chip mechanical reliability.

• 전기전자학회논문지
• /
• 제18권4호
• /
• pp.559-565
• /
• 2014

가장 많이 쓰이는 FR4 이층 기판을 사용하여 3 dB 커플러를 설계하고 제작하였다. 커플러 일부의 겹치는 면적을 키워서 커플링을 증가시키고 대역폭을 증가시키는 구조를 제안하였다. 설계를 위한 주요 파라미터 값들을 여러 조건에 따라 도시하였고, 시뮬레이션과 측정을 통해 검증하였다. 제작된 커플러의 크기는 $30{\times}14mm^2$이고, 중심 주파수 2.5 GHz 에서 0.6 dB의 삽입 손실과 $90.5^{\circ}$의 위상차를 측정으로부터 얻었다. 측정된 삽입 손실 $3.6{\pm}0.5dB$에 대한 주파수 범위는 1.72 GHz에서 3.08 GHz이다. 제안한 커플러는 기존의 랭 커플러와 유사한 성능을 보였고, 와이어 본딩 공정이 필요 없어 추가 비용이 들지 않고 도선의 폭과 간격이 넓어서 제작이 용이하다.

• 한국재료학회지
• /
• 제22권7호
• /
• pp.335-341
• /
• 2012

Recently, the demand for the miniaturization of printed circuit boards has been increasing, as electronic devices have been sharply downsized. Conventional multi-layered PCBs are limited in terms their use with higher packaging densities. Therefore, a build-up process has been adopted as a new multi-layered PCB manufacturing process. In this process, via-holes are used to connect each conductive layer. After the connection of the interlayers created by electro copper plating, the via-holes are filled with a conductive paste. In this study, a desmear treatment, electroless plating and electroplating were carried out to investigate the optimum processing conditions for Cu via filling on a PCB. The desmear treatment involved swelling, etching, reduction, and an acid dip. A seed layer was formed on the via surface by electroless Cu plating. For Cu via filling, the electroplating of Cu from an acid sulfate bath containing typical additives such as PEG(polyethylene glycol), chloride ions, bis-(3-sodiumsulfopropyl disulfide) (SPS), and Janus Green B(JGB) was carried out. The desmear treatment clearly removes laser drilling residue and improves the surface roughness, which is necessary to ensure good adhesion of the Cu. A homogeneous and thick Cu seed layer was deposited on the samples after the desmear treatment. The 2,2'-Dipyridyl additive significantly improves the seed layer quality. SPS, PEG, and JGB additives are necessary to ensure defect-free bottom-up super filling.

• 한국정보전자통신기술학회논문지
• /
• 제11권6호
• /
• pp.664-670
• /
• 2018

현대 사회는 감시의 눈이라 하는 CCTV가 일상생활 속에서 다양한 방법으로 영상데이터를 수집하기 위해 사용되고 있다. 치안 및 감시, 방범용으로 CCTV를 활용할 뿐만 아니라 자동차에 블랙박스 등 많은 분야에서 활용되고 있다. 본 논문에서는 STM32F407 ARM 칩을 기반으로 다양한 분야에 응용할 수 있는 카메라 시스템을 개발하기 위해 연구를 진행하였다. 카메라 시스템 개발을 위해 솔리드 웍스 환경에서 전체적인 구조를 3D를 기반으로 카메라 시스템을 모델링을 진행하였다. PCB 보드 설계는 카메라 시스템 모델링 파일에서 PCB 부품을 iges 파일로 추출하여 Altium Designer 툴에서 3D와 2D 보드로 변환하여 PCB 설계 진행함으로써 완성도 높은 조립성을 가질 수 있도록 진행하였다. 카메라 시스템 회로 및 PCB를 설계한 후, TRM(Thermal Risk Management) 툴을 활용해서 보드에서 발생하는 발열 시뮬레이션을 진행을 통해 대처할 수 있도록 함으로써 안정적인 시스템 구현에 관한 연구를 진행하였다.

• 마이크로전자및패키징학회지
• /
• 제29권3호
• /
• pp.55-61
• /
• 2022

본 연구에서는 용융온도가 중온계 무연 솔더인 Sn-3.0Ag-0.5Cu(SAC305)와 저온계 무연 솔더인 Sn-57Bi-1Ag를 사용하여 형성된 복합 무연 솔더 접합부의 특성에 대하여 보고 하였다. SAC305 솔더볼이 형성된 ball grid array(BGA) 패키지와 Sn-57Bi-1Ag 솔더 페이스트가 도포된 flame retardant-4(FR-4) 인쇄회로기판(printed circuit board, PCB)을 리플로우 솔더링 공정을 이용하여 복합 무연 솔더 접합부를 형성 하였다. 공정 온도 프로파일을 두 가지 형태로 달리하여 리플로우 솔더링 공정을 진행하였으며 리플로우 솔더링 공정 조건에 따른 계면 반응, 금속간화합물(intermetallic compound, IMC)의 형성, Bi의 확산 거동 등 복합 무연 솔더 접합부 계면 특성을 비교 분석 하였다. 또한, 열 충격 시험을 통하여 리플로우 솔더링 공정에 따른 복합 무연 솔더 접합부의 신뢰성 특성을 비교하고 열 충격 시험 전후 전단 시험을 진행하여 접합부의 기계적 특성 변화를 분석하였다.