• Title/Summary/Keyword: power amplifier (PA)

Search Result 102, Processing Time 0.023 seconds

Highly Linear 2-Stage Doherty Power Amplifier Using GaN MMIC

  • Jee, Seunghoon;Lee, Juyeon;Kim, Seokhyeon;Park, Yunsik;Kim, Bumman
    • Journal of electromagnetic engineering and science
    • /
    • 제14권4호
    • /
    • pp.399-404
    • /
    • 2014
  • A power amplifier (PA) for a femto-cell base station should be highly efficient, linear and small. The efficiency for amplification of a high peak-to-average power ratio (PAPR) signal was improved by designing an asymmetric Doherty PA (DPA). The linearity was improved by applying third-order inter-modulation (IM3) cancellation method. A small size is achieved by designing the DPA using GaN MMIC process. The implemented 2-stage DPA delivers a power-added efficiency (PAE) of 38.6% and a gain of 33.4 dB with an average power of 34.2 dBm for a 7.2 dB PAPR 10 MHz bandwidth LTE signal at 2.14 GHz.

GaN/Si 기반 60nm 공정을 이용한 고출력 W대역 전력증폭기 (High Power W-band Power Amplifier using GaN/Si-based 60nm process)

  • 황지혜;김기진;김완식;한재섭;김민기;강봉모;김기철;최증원;박주만
    • 한국인터넷방송통신학회논문지
    • /
    • 제22권4호
    • /
    • pp.67-72
    • /
    • 2022
  • 본 논문에서는 60 nm GaN/Si HEMT 공정을 사용하여 전력증폭기(Power Amplifier)의 설계를 제시하였다. 고주파 설계를 위하여 맞춤형 트랜지스터 모델을 구성하였다. Output stage는 저손실 설계를 위해 마이크로스트립 라인을 사용하여 회로를 구성하였다. 또한 RC 네트워크로 구성된 Bias Feeding Line과 Input bypass 회로의 AC Ground(ACGND) 회로를 각각 적용하여 DC 소스에 연결된 노드의 최소임피던스가 RF회로에 영향을 미치지 않도록 하였다. 이득과 출력을 고려하여 3단의 구조로 설계되었다. 설계된 전력증폭기의 최종 사이즈는 3900 ㎛ × 2300 ㎛ 이다. 중심 주파수에서 설계된 결과는 12 V의 공급 전압에서 15.9 dB의 소 신호 이득, 29.9 dBm의 포화 출력(Psat), 24.2 %의 PAE를 달성하였다.

이중 대역 전송선로를 활용한 이중 대역 F급 전력 증폭기 개발 (Dual-Band Class-F Power Amplifier based on dual-band transmission-lines)

  • 이창민;박영철
    • 대한전자공학회논문지TC
    • /
    • 제47권4호
    • /
    • pp.31-37
    • /
    • 2010
  • 본 논문에서는 셀룰러와 ISM 대역에서 동작하는 이중 대역 고효율 F급 전력증폭기를 제안하였으며, 이를 위해 우선적으로 E-pHEMT FET를 사용하여 두 (840MHz, 2.4GHz) 대역에서 동작하는 각각의 단일 F급 PA를 설계하여 효율을 확인였다. 그 결과, 840MHz에서 동작하는 PA의 경우 출력 전력 24.4dBm에서 81.2%의 효율을 얻었고, 2.4GHz에서 동작하는 PA는 출력 전력 22.4dBm에서 93.5%의 효율을 얻었다. 이후 두 대역에서의 성능을 이중 대역 F급 전력증폭기에서 구현하기 위하여 이상적인 SPDT 스위치의 개념을 적용한 이중 대역 고조파 제어 회로를 설계하였다. 실제 SPDT 스위치를 적용하기 이전 단계로써 전송선로의 길이를 조절하여 이중 대역에서 동작하는 F급 증폭기를 개발하였다. 실험 결과, 840MHz 모드의 경우에 23.5dBm에서 60.5%의 효율을, 2.4GHz 모드는 19.62dBm에서 50.9%의 효율을 얻을 수 있었다. 이는 저가의 2GHz 이하에서 사용되는 FR-4기판에서도 그 이상의 고조파 제어가 가능하고 고효율의 F급 전력 증폭기 제작이 가능함을 보여준다.

Multi-Harmonic Matching Network을 이용한 동시-이중 대역 Class-E 전력 증폭기 (Concurrent Dual-Band Class-E Power Amplifier Using a Multi-Harmonic Matching Network)

  • 박승원;전상근
    • 한국전자파학회논문지
    • /
    • 제25권4호
    • /
    • pp.401-410
    • /
    • 2014
  • 본 논문에서는 1.3 GHz와 2.1 GHz에서 소형화된 multi-harmonic matching network(MHMN)을 사용한 고효율 동시-이중대역 Class-E 전력 증폭기를 제안한다. 제안하는 구조는 스위치 혹은 집중 소자를 사용하지 않고, transmission line만을 이용하여 1.3 GHz과 2.1 GHz 그리고 각각의 2차 및 3차 고조파의 임피던스를 조절하였다. 능동 소자로는 Avago ATF-50189 GaAs p-HEMT가 사용되었다. 제작된 전력증폭기는 입력 전력이 21 dBm일 때 1.3 GHz와 2.1 GHz에서 각각 27.1 dBm, 25.7 dBm의 출력과, 6.1 dB, 4.7 dB의 전력 이득, 그리고 71.2 %, 60.1 %의 드레인 효율 특성을 나타내었다.

0.11 μm CMOS 공정을 이용한 4세대 이동통신용 광대역 고 선형 전력증폭기의 설계 및 구현 (A Design of Power Amplifier with Broadband and High Linearity for 4G Application in 0.11 μm CMOS Process)

  • 김기현;고재용;남상욱
    • 한국전자파학회논문지
    • /
    • 제27권1호
    • /
    • pp.50-59
    • /
    • 2016
  • 본 논문은 $0.11{\mu}m$ CMOS 공정을 이용한 4세대 통신용 광대역 고 선형 전력 증폭기의 설계와 구현에 관해 기술한다. 1:2 트랜스포머(transformer)를 사용하여 출력단 매칭을 구현하였고, 인터 스테이지(inter-stage) 매칭에서 선형성을 고려한 설계가 포함되었다. 1.8 GHz에서 2.3 GHz까지, 10 MHz의 대역폭을 가지는 LTE 16-QAM 신호를 이용하여 측정한 결과, 인접채널 누설 비(ACLR)가 -30 dBc 이하일 때 27.3 dBm 이상의 선형 출력 전력을 얻을 수 있었고, 같은 조건에서 입력 신호 전력을 고려한 효율(PAE)은 최소 26.1 %로 나타남을 확인하였다.

하이브리드 바이어스 네트워크가 적용된 W대역 60-nm GaN pHEMT 전력 증폭기 (W-Band Power Amplifier with Hybrid Bias Network Using 60-nm GaN pHMET Process)

  • 유진호;이재용;장성진;정하연;김기철;최증원;박주만;박창근
    • 전기전자학회논문지
    • /
    • 제26권1호
    • /
    • pp.77-82
    • /
    • 2022
  • 본 논문에서는 바이어스 네트워크가 W 대역 전력증폭기의 성능에 미치는 영향을 고찰 하였다. 기존의 RC 및 방사형 스터브 네트워크의 성능을 살펴보고, W 대역 적용을 위하여 하이브리드 네트워크를 제안하고 그 성능을 확인 하였다. 이를 검증하기 위하여 60-nm GaN pHEMT 공정을 이용하여 W 대역 전력증폭기를 설계하였다. 하이브리드 네트워크를 적용 할 경우 전력증폭기는 전주파수 대역에서 안정도가 개선되었으며, 동작 주파수 87 GHz부터 93 GHz에서 전력이득 약 9 dB를 확보하였으며, 최고 PAE는 출력전력 26.7 dBm에서 약 12.3%로 확인 되었다.

능동 집적 안테나에 관한 연구 (A Study on the Active Integrated Antenna)

  • 이병무;윤영중
    • 한국전자파학회논문지
    • /
    • 제13권1호
    • /
    • pp.19-25
    • /
    • 2002
  • 본 논문에서는 전력증폭기를 슬롯이 적재된 삼각형 마이크로스트립 패치 안테나와 동일 평면의 기판에 집적화하여 전력증폭기 출력단의 제 3 고조파 튜닝을 안테나가 수행함으로써 전력효율을 향상시키는 효과와, 실제 집적화에 따른 송.수신 신호의 분리 문제를 위해 이중공진, 이중급전을 이용한 능동 집적 안테나의 특성을 고찰하였다. 제 3 고조파에서 방사를 억제 구조로서 안테나에 슬롯을 적재시킨 능동 집적 안테나를 설계, 제작하여 측정한 결과, B급 전력증폭기와 안테나를 각각 제작하여 결합한 형태보다 약 5 %의 전력효율 개선 효과를 얻을 수 있었다. 또한, 송.수신 분리에 대하여서도 IMT-2000주파수 대역의 수신 port에서 송신 주파수의 신호를 -35 dB 이하로 격리시키는 특성을 나타냄을 관찰할 수 있었다.

결함 접지 구조를 이용한 유사 E급 전력 증폭기의 소형화 (Size Reduction of a Quasi Class-E High Power Amplifier Using Defected Ground Structure)

  • 최흥재;정용채;임종식;정영배;엄순영;김철동
    • 한국전자파학회논문지
    • /
    • 제21권1호
    • /
    • pp.61-68
    • /
    • 2010
  • 본 논문에서는 접지 결함 구조(Defected Ground Structure: DGS)를 이용하여 기지국용 고효율 E급 전력 증폭기의 성능을 유지하면서 크기를 소형화 할 수 있는 방안을 제안하였다. E급 전력 증폭기에서 요구되는 고조파 임피던스는 아령형 DGS와 나선형 DGS를 사용함으로써 만족시켜 주었다. 제안하는 유사 E급 전력 증폭기의 DGS 부하 회로는 가장 큰 고조파 성분인 2차 고조파 대역에서 개방, 나머지 고차 고조파 임피던스는 단락에 가까운 고조파 임피던스를 갖는다. 제안하는 구조를 통하여 제작된 전력 증폭기는 출력 전력이 43.1 dBm, 포화전력 이득이 12.7 dB일 때 70.2 %의 전력 부가 효율(Power Added Efficiency: PAE)을 가지며, 이는 비교 대상인 E급 증폭기와 거의 유사한 값이다. 회로 크기의 관점에서 보면 각각의 고조파 성분 정합을 위해 여러 개의 스터브가 장착되어 있는 비교 대상인 E급 증폭기에 비해 전체 크기를 50 %로 소형화시킬 수 있었다.

회로 특성 파라미터에 근거한 전력 증폭기의 비선형 응답 특성 (Analysis of Power Amplifier Nonlinear Response Based on Practical Circuit Parameters)

  • 박용국;김형석
    • 전기학회논문지
    • /
    • 제61권5호
    • /
    • pp.721-725
    • /
    • 2012
  • In this paper, a novel analysis on the nonlinear response of a power amplifier (PA) with the intermodulation distortion (IMD) asymmetry is proposed based on the mutislice behavioral model. The coefficients of the odd-order and even-order polynomial of that model are represented with the PA practical circuit parameters such as intercept points, gain and amplitudes of excitation inputs. We also develop the analytic expressions to distinguish baseband frequency effect from second harmonic effect on the IMD asymmetry. We also validate the derived analytic expressions through measurements.

지연 선로가 없는 Feedforward Loop를 이용한 선형화기의 설계 및 제작 (Design and Implementation of a Linearizer Using the Feedforward Loop without Delay Lines)

  • 정승환;조경준;김완종;안창엽;김종헌
    • 한국전자파학회논문지
    • /
    • 제11권1호
    • /
    • pp.116-123
    • /
    • 2000
  • 본 논문에서는 Delay line이 없는 Feedforward loop를 이용한 PCS 중계기용 선형화기룹 설계 및 제작하였다. 기존의 Feedforward 방식을 이용한 Predistortor에서 사용되는 지연 선로(Delay line)를 제거하기 위하여 기존의 선호 루프(Signal loop)의 주 경로에 보조 증폭기를 사용하고 보조 경로에 보조 증폭기와 비슷한 동작시간을 갖 는 혼 변조 증폭기(Inter-modulation am미ifier)를 사용하였다 또한, 주 증폭기를 에러 루프(Error loop)로 옮기 고 그와 비슷한 농작시간을 갖고 에러 선호를 증폭하기 위해서 에러 증폭기(Error amplifier)를 사용하여 지연 선로를 제거하였고 에러 선호를 주 증폭기 출력 단에 인가시켰다, 본 논문의 선형화기는 HP사의 EEsof ADS v ver.l.l을 사용해서 설계하였으며 유전율 3.2 .. 2 두께 0.8mm인 GML 1000 기판에 제작하였다. 측정 결과, 이득 27 d dB이고 $P_{1dB}$ 29 dBm인 주 전력 증폭기에 -7 dBm/tone을 갖는 1.85 GHz와 1.851 GHz의 2-tone 신호를 인가한 결과 전체 IMD가 약 17 dB 개선되었다.

  • PDF