• 한국전기전자재료학회논문지
• /
• 제26권4호
• /
• pp.271-274
• /
• 2013

Power Metal Oxide Semiconductor Field Effect Transistor's (MOSFETs) are well known for superior switching speed, and they require very little gate drive power because of the insulated gate. In these respects, power MOSFETs approach the characteristics of an "ideal switch". The main drawback is on-resistance RDS(on) and its strong positive temperature coefficient. While this process has been driven by market place competition with operating parameters determined by products, manufacturing technology innovations that have not necessarily followed such a consistent path have enabled it. This treatise briefly examines metal oxide semiconductor (MOS) device characteristics and elucidates important future issues which semiconductor technologists face as they attempt to continue the rate of progress to the identified terminus of the technology shrink path in about 2020. We could find at the electrical property as variation p base dose. Ultimately, its ON state voltage drop was enhanced also shrink chip size. To obtain an optimized parameter and design, we have simulated over 500 V Field ring using 8 Field rings. Field ring width was $3{\mu}m$ and P base dose was $1e15cm^2$. Also the numerical multiple $2.52cm^2$ was obtained which indicates the doping limit of the original device. We have simulated diffusion condition was split from $1,150^{\circ}C$ to $1,200^{\circ}C$. And then $1,150^{\circ}C$ diffusion time was best condition for break down voltage.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권4호
• /
• pp.272-281
• /
• 2013

This paper presents low power frequency shift keying (FSK) transmitter using all digital PLL (ADPLL) for smart utility network (SUN). In order to operate at low-power and to integrate a small die area, the ADPLL is adopted in transmitter. The phase noise of the ADPLL is improved by using a fine resolution time to digital converter (TDC) and digitally controlled oscillator (DCO). The FSK transmitter is implemented in $0.18{\mu}m$ 1-poly 6-metal CMOS technology. The die area of the transmitter including ADPLL is $3.5mm^2$. The power consumption of the ADPLL is 12.43 mW. And, the power consumptions of the transmitter are 35.36 mW and 65.57 mW when the output power levels are -1.6 dBm and +12 dBm, respectively. Both of them are supplied by 1.8 V voltage source. The frequency resolution of the TDC is 2.7 ps. The effective DCO frequency resolution with the differential MOS varactor and sigma-delta modulator is 2.5 Hz. The phase noise of the ADPLL output at 1.8 GHz is -121.17 dBc/Hz with a 1 MHz offset.

• 전자공학회논문지SC
• /
• 제45권3호
• /
• pp.51-58
• /
• 2008

본 논문은 반도체를 이용한 열화방지형 파워폴딩 제어기 설계에 관한 연구이다. 파워기술은 자동차용 사이드 미러 접이 콘트롤러, 와이퍼 콜트롤러, 안테나 콘트롤러, 파워윈도우 콘트롤러 등에 사용되고 있는 모터제어기술로 기존의 제어 방식은 DC 모터, 스위칭 소자 그리고 Relay 등을 조합한 방식을 채택하고 있다. 그러나 이러한 방식은 동작에 대한 신뢰성 및 내구성, 노이즈 등의 문제점을 극복하는데 한계를 갖고 있다. 따라서 본 논문에서는 모터의 동작을 감시하기 위한 방법으로 부하감지부에서 Motor의 Brush Noise를 감지하도록 하였고, R, C 충 방전 시정수에 의한 정밀시간 제어 방법으로 모터의 열화현상을 최소화하였다. 그리고 스위칭 소자로 반도체 소자인 MOSFET를 사용함으로써 동작의 안정성과 수명의 한계를 극복할 수 있는 제어장치를 설계하였다. 연구결과 모터의 반복 동작시간, Cut-off Time, 동작전압 범위, 전원 발생 노이즈 등에서 최대 11배 이상 향상된 효과를 얻을 수 있었다.

• 한국정보통신학회논문지
• /
• 제14권4호
• /
• pp.917-922
• /
• 2010

본 논문에서는 혼성모드 집적회로에서 이용 가능한 저전력 듀얼모드 CMOS 전류원 회로를 제안한다. MOS 소자의 전자이동도가 온도변화에 반비례하는 음의 온도계수 생성회로와 비례하는 양의 온도계수 생성회로의 합을 통해 변화하는 외부 온도에 독립적인 특성을 갖는 방식을 이용하였다. 특히, 두 개 이상의 출력을 얻어낼 수 있는 듀얼 출력단을 통해 정전류원을 얻을 수 있었다. 전류 분배를 통해 얻을 수 있는 듀얼모드 출력 전류값을 통해 차동 입출력 구조의 소자 및 필터 설계 등 아날로그 회로 영역에서 응용가능하며, 더불어 다양한 서브 블록 시스템 동작에 활용할 수 있는 유용한 특성을 지니고 있다. 저전압 저전력 특성을 보유하고 있는 제안된 전류원 회로는 2V 공급 전압하에서 0.84mW의 전력 소모값을 나타내었으며, 최종 출력값은 각각 $0.38{\mu}A/^{\circ}C$와 $0.39{\mu}A/^{\circ}C$의 변화율을 보여주었다. 제안된 회로는 $0.18{\mu}m$ n-well CMOS 공정을 이용하여 hspice 시뮬레이션 하였다.

• 전기전자학회논문지
• /
• 제12권3호
• /
• pp.176-183
• /
• 2008

본 논문에서는 DTMOS(Dynamic Threshold voltage MOSFET) 스위칭 소자를 사용한 고 효율 전원 제어 장치 (PMIC)를 제안하였다. 높은 출력 전류에서 고 전력 효율을 얻기 위하여 PWM(Pulse Width Modulation) 제어 방식을 사용하여 PMIC를 구현하였으며, 낮은 온 저항을 갖는 DTMOS를 설계하여 도통 손실을 감소시켰다. 벅 컨버터(Buck converter) 제어 회로는 PWM 제어회로로 되어 있으며, 삼각파 발생기(Saw-tooth generator), 밴드갭기준 전압 회로(Band-gap reference circuit), 오차 증폭기(Error amplifier), 비교기(Comparator circuit)가 하나의 블록으로 구성되어 있다. 삼각파 발생기는 그라운드부터 전원 전압(Vdd:3.3V)까지 출력 진폭 범위를 갖는 1.2MHz 발진 주파수를 가지며, 비교기는 2단 연산 증폭기로 설계되었다. 그리고 오차 증폭기는 70dB의 DC gain과 $64^{\circ}$ 위상 여유를 갖도록 설계하였다. Voltage-mode PWM 제어 회로와 낮은 온 저항을 스위칭 소자로 사용하여 구현한 DC-DC converter는 100mA 출력 전류에서 95%의 효율을 구현하였으며, 1mA이하의 대기모드에서도 높은 효율을 구현하기 위하여 LDO를 설계하였다.

• 한국ITS학회 논문지
• /
• 제7권6호
• /
• pp.63-69
• /
• 2008

RF 송수신기 설계 분야에서 활발하게 연구하고 있는 융복합 단일칩 설계 기술은 차내 무선망을 위한 차량 무선 단말기에도 적용 가능하며, 이의 실현을 통하여 좀 더 경제적이고 소형화된 차내 융복합 시스템을 구현할 수 있다. 제안된 광대역 전압제어 발진기는 차내 무선망에 사용할 수 있는 표준인 CDMA, PCS, GSM850, 끌림, WCDMA, WLAN, Bluetooth, WiBro, S-DMB, DSRC, GPS, DVB-H/DMB-T/H(L Band) 등의 주파수 대역을 만족시킬 수 있도록 제안된 frequency planning을 따른다. 또한, cross-coupled된 트랜지스터 한 쌍과 MOS varactor에 PMOS를 채택함과 동시에, capacitor array에서는 differential 스위칭을 사용함으로써 위상잡음을 개선하였다. 측정결과, $5.3{\sim}6.0\;mW$의 전력을 소모하며, 주파수 대역은 $4.05{\sim}5.62\;GHz$ (33%의 tuning range)이고 위상잡음은 1 MHz의 offset 주파수에서 -117.16 dBc/Hz이며 이때 figure of merit (FOM)은 $180.5{\sim}180.8$이다.

• 한국산학기술학회논문지
• /
• 제17권6호
• /
• pp.715-720
• /
• 2016

본 논문에서는, 휴대기기를 위한 PWM(Pulse Width Modulation), 전압모드 DC-DC 승압형 컨버터를 제안한다. 제안하는 컨버터는 현재 소형화 되어가고 있는 휴대기기 시장에 적합하도록 1 MHz의 스위칭 주파수를 사용하여 칩 면적을 줄였다. 제안하는 DC-DC 컨버터는 전력단과 제어단으로 이루어지며 전력단은 인덕터, 출력 커패시터, MOS 트랜지스터 등으로 구성되며 제어단은 연산증폭기, 밴드갭 회로, 소프트 스타트 블록, 히스테리시스 비교기와 비겹침 드라이버로 구성된다. 설계된 회로는 히스테리시스 비교기와 논오버랩 드라이버를 사용하여 낮은 전압에서 구동되는 휴대기기의 잡음의 영향을 줄이고 출력전압 리플을 감소시켰다. 제안하는 회로는 1-poly 6-metal CMOS 매그나칩/하이닉스 $0.18{\mu}m$ 공정을 사용하여 레이아웃을 진행하였다. 설계된 컨버터는 입력 전압 3.3 V, 출력전압 5 V, 출력전류 100 mA 출력전압 대비 1%의 출력 전압 리플과 1 MHz의 스위칭 주파수의 특성을 갖는다. 본 논문에서 제안하는 승압형 DC-DC 컨버터는 PDA, 휴대폰, 노트북 등 휴대용 전자기기 시장에 맞는 고효율, 소형화 컨버터로서 유용하게 사용 될 것으로 사료된다.

• 한국산학기술학회논문지
• /
• 제12권6호
• /
• pp.2747-2753
• /
• 2011

본 논문에서는, 휴대폰 플래시용 전원을 위한 PWM 전류모드 DC-DC 부스트 컨버터를 제안 하였다. 제안하는 DC-DC 부스터 컨버터는 5 Mhz의 스위칭 주파수로 구동되며, 인덕터와 커패시터의 실장면적을 줄여 휴대전화 소형화에 적합하도록 하였다. 전류모드 DC-DC 부스트 컨버터는 인덕터, 출력 커패시터, MOS 트랜지스터, 귀환저항 등으로 이루어지는 파워단 부분과 펄스폭 변조기, 오실레이터, 에러증폭기 등으로 이루어지는 제어부 블록으로 구성된다. 제안하는 회로는 $0.5\;{\mu}m$ 1-poly 2-metal CMOS 공정으로 설계 및 검증 하였다. 설계된 회로는 모의실험결과 듀티비가 0.15일 때 3.7 V 입력 전압 조건에서 출력 전압이 4.26 V가 나타났고, 출력 전류는 100 mA로 기존의 25 ~ 50 mA 보다 큰 출력을 얻었다. 본 논문의 DC-DC 컨버터는 휴대폰의 카메라 플래시를 고효율로 구동시키며 휴대전화의 소형화에도 기여 할 수 있을 것으로 사료된다.

• 대한전자공학회논문지SD
• /
• 제47권12호
• /
• pp.68-74
• /
• 2010

본 논문은 Ultra-Low-Power (ULP) Radoi를 위한 Sub-${\mu}$W 급 저 전력 발진기 회로에 관한 것이다. 저 전력 발진기의 구조로서 Relaxation 구조와 Wien-Bridge 구조의 시뮬레이션 비교를 통하여, 소모 전류의 최소화 및 저 전력 동작에 최적인 Wien-Bridge 구조를 선택 하였다. Wien-Bridge 발진기 회로는 폐쇄 루프 이득이 ($1+R_2/R_1$) 인 비반전 OPAMP 증폭회로에 부귀환 경로로 RC 회로망이 접속 되어 있다. 이 회로망의 RC값과 증폭기의 폐쇄 루프 이득에 의해 발진 주파수가 정해지게 된다. 본 연구에서는 루프 이득 조정을 위해 일반적으로 사용하는 가변저항대신, MIM 커패시터와 MOS 버랙터를 조합한 가변 커패시터를 사용하여, 발진기의 폐쇄 루프 이득을 적절히 조절 하는 방식을 제안하고 이를 구현하였다. 폐쇄 루프 이득을 안정적으로 조절 할 수 있음에 따라 발진기 출력의 안정화를 얻을 수 있으며, 출력신호의 비선형성도 개선 할 수 있다. $0.18{\mu}m$ CMOS 공정을 이용해 구현된 발진기는 22 kHz 출력주파수에서 560 nA의 전류를 소모한다.

• 한국전자파학회논문지
• /
• 제16권2호
• /
• pp.189-193
• /
• 2005

본 논문은 MB-OFDM UWB 시스템에 적용할 수 있는 직접 변환 방식용 하향 주파수 변환기 구조를 제안한다. 제안하는 주파수 변환기 구조는 $3\~5\;GHz$ 광대역 입력 매칭을 하기 위해 일반적으로 CMOS로 구성된 트랜스컨덕턴스 회로를 사용하지 않고, 저항을 사용하였다. 하향 주파수 변환기는 $0.18\;{\mu}m$ CMOS 공정으로 구현하였으며, 측정 결과 3개의 UWB 채널에 대하여 최소 +3 dB의 주파수 변환 이득과 각각 3 dB 이하의 게인 평탄도를 보이며, 1.8 V dc Power supply에서 0.89 mA를 소비한다.