• 한국유체기계학회 논문집
• /
• 제14권3호
• /
• pp.5-9
• /
• 2011

Butterfly valves are widely used in current industry to control the fluid flow. They are used for both on-off and throttling applications involving large flows at relatively low pressure-drop especially in large size pipelines. In this study, we carried out the structure analysis of the butterfly valve components according to pressure testing of the industrial standard. the numerical simulation was performed by using ANSYS Workbench. The reliability of valve is evaluated under the investigation of the strain rate, the leak test and the durability of the valve.

• Computers and Concrete
• /
• 제20권6호
• /
• pp.671-682
• /
• 2017

In this research, seismic response of pipes is examined by applying nanotechnology and piezoelectric materials. For this purpose, a pipe is considered which is reinforced by carbon nanotubes (CNTs) and covered with a piezoelectric layer. The structure is subjected to the dynamic loads caused by earthquake and the governing equations of the system are derived using mathematical model via cylindrical shell element and Mindlin theory. Navier-Stokes equation is employed to calculate the force due to the fluid in the pipe. Mori-Tanaka approach is used to estimate the equivalent material properties of the nanocomposite and to consider the effect of the CNTs agglomeration on the scismic response of the structure. Moreover, the dynamic displacement of the structure is extracted using harmonic differential quadrature method (HDQM) and Newmark method. The main goal of this research is the analysis of the seismic response using piezoelectric layer and nanotechnology. The results indicate that reinforcing the pipeline by CNTs leads to a reduction in the displacement of the structure during an earthquake. Also the negative voltage applied to the piezoelectric layer reduces the dynamic displacement.

• 대한조선학회논문집
• /
• 제55권4호
• /
• pp.289-296
• /
• 2018

The offshore subsea platforms are connected to subsea pipelines to transport gas/oil from wells. The pipe is a multilayered structure of polymer and steel for compensating both flexibility and strength. The pipe also requires reinforcement structures to endure the extreme environmental conditions. A vertebrae structure of bend restrictors is one of the reinforcement structures installed to protect the subsea pipe from excessive bending deformations. In this study, structural behaviors of the subsea pipeline with bend restrictors are investigated by the multi-body contact analysis in Abaqus 6.14-2. Contact forces of each bend restrictor extracted from the multi-body contact analysis can be boundary conditions for topology design optimization in Altair Hyperworks 13.0 Hypermesh-Optistruct. Multiple design constraints are considered to obtain a manufacturable design with efficient material usage. Through the multi-body contact analysis with optimized bend restrictors, it is confirmed that the bending performance of the optimized design is enhanced.

• 정보처리학회논문지C
• /
• 제14C권4호
• /
• pp.383-388
• /
• 2007

본 논문에서는 기존의 협력통신을 위한 신호 구조와 동일한 성능을 유지하면서 스펙트럼 효율을 높일 수 있는 Alamouti 전송 다이버시티를 기초한 새로운 신호 구조를 제안한다. 제안하는 신호 구조는 (n+1)시간 슬롯에 n 개의 데이터를 처리할 수 있어 n 값이 커질수록 1(bit/s/Hz)에 근접하는 스펙트럼 효율을 보이게 된다. 제안하는 신호 구조의 성능을 검증하기 위해 수학적 접근으로 Closed form BER을 유도한 결과와 레일리 페이딩과 AWGN(Additive White Gaussian Noise)이 합해진 채널상황에서 시뮬레이션으로 얻은 성능을 비교하였다. 분석 결과 제안하는 신호 구조의 Closed form BER 성능과 시뮬레이션을 통해 얻은 성능이 정확하게 일치하는 것을 알 수 있었다.

• 한국해양공학회지
• /
• 제29권3호
• /
• pp.207-216
• /
• 2015

Amanifold is one of the essential subsea oil and gas production components to simplify the subsea production layout. It collects the production fluid from a couple of wellheads, transfers it to onshore or offshore storage platforms, and even accommodates water and gas injection flowlines. This paper presents the basic design procedure for a manifold frame structure with novel structural verification using in-house unity check codes. Loads and load cases for the design of an SIL 3 class-manifold are established from a survey of relevant industrial codes. The basic design of the manifold frame is developed based on simple load considerations such as the self weights of the manifold frame and pipeline system. In-house software with Eurocode 3 embedded, called INHA-SOLVER, makes it possible to carry out code checks on the yield and buckling unities. This paper finally proves that the new design of the manifold frame structure is effective to resist a permanent and environment load, and the in-house code is also adaptively combined with the commercial finite element code Nastran.

• 대한전자공학회논문지SP
• /
• 제43권1호
• /
• pp.101-108
• /
• 2006

이 논문에서는 64-Point FFT Radix-4 알고리즘을 DA(Distributed Arithmetic)연산을 이용하여 효율적으로 나비연산 구조를 설계할 수 있음을 보였다. 기존의 convolution 연산에 사용되어 왔던 DA연산이 FFT 나비연산의 트위들 계산에도 효과적으로 사용될 수 있음을 보였다. 제안된 DA 나비연산 구조를 Verilog HDL 코딩으로 구현한 결과, 기존의 승산기를 사용한 나비연산 구조와 비교하여 $61.02\%$의 cell area 감소 효과를 보였다. 또한 제안된 나비연산 구조를 파이프라인 구조에 적용하여 지연변환기와 함께 사용한 전체 64-point Radix-4 FFT 구조의 Verilog-HDL 코딩을 기존의 승산기를 사용한 구조의 코딩과 비교한 결과, $46.1\%$의 cell area 감소효과를 볼 수 있었다. 따라서 제안된 FFT 구조는 DMB용 OFDM 모뎀과 같은 큰 크기의 FFT에 효율적으로 사용될 수 있는 구조가 될 것이다.

• 대한전자공학회논문지SD
• /
• 제38권12호
• /
• pp.44-55
• /
• 2001

MAC(Multiply and ACcumulate) 연산은 DSP와 멀티미디어 데이터 처리의 핵심이 되는 연산이다. 기존의 DSP 혹은 내장형 프로세서의 MAC 연산기들은 주로 3사이클의 latency를 가지며, 한번에 하나씩의 데이터를 처리하므로 성능에 한계를 보인다. 따라서 고성능의 범용 프로세서들은 SIMD(Single Instruction Multiple Data) 연산을 지원하는 MAC 연산기를 실행 유닛으로 내장하는 추세이다. 하지만 이러한 고성능의 연산기는 고성능 범용 프로세서의 특성상 다양한 동작 모드를 지원해야 하고 clock 주파수가 높아야 하므로 파이프라인 기법을 사용하고 이에 따른 컨트롤이 복잡하여 하드웨어 설계가 까다롭고 면적이 큰 문제가 있다. 본 논문에서는 내장형 프로세서에 적합한 64비트 폭을 갖는 SIMD MAC 연산기를 설계하였다. 한 사이클에 누적연산까지 모두 완료하도록 하여 파이프라인 제어의 필요성을 없앴고, 기존의 Booth 곱셈기 구조에 기반하여 약간의 회로 추가로 SIMD 연산이 가능하도록 하였다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.71-80
• /
• 2004

본 논문은 mobile platform에서 사용될 Multimedia 적용을 위한 embedded Processor의 기본 구조 연구에 관한 내용으로 MPEG4 응용에 적합한 processor의 기본 구조 그리고 mobile platform에 적용될 수 있는 energy efficiency를 고려한 구조설계를 주 내용으로 하고 있다. multimedia 응용 embedded processor의 기본 구현 구조 요소인 processor data path architecture(pipeline, branch prediction, multiple issue superscalar, function unit number)의 기본 구조 설정과 cache hierarchy와 그 구성의 적합한 예상구조를 설정하기 위해 본 논문에서는 multimedia 응용 프로그램인 MPEG4를 processor simulator의 test bench로 사용하여 다양한 구조에 대한 simulation을 수행하였다. 그리고 mobile platform 적용에 적합한 구조인지에 대한 문제를 energy efficiency관점에서 고찰하여 적용 가능한 기본 processor 구조를 설정하였다. 그리고 본 논문에서 제안된 기본 구조 연구는 mobile platform에 바로 적용이 가능하며 더 나아가 특정 응용 프로그램에 최적의 성능을 발휘할 수 있는 자동화 설계기반환경에서의 configurable processor 설계에서 그 기본 processor 구조로 사용될 수 있다.

• 정보처리학회논문지B
• /
• 제9B권6호
• /
• pp.715-726
• /
• 2002

이 논문에서는 범용 DSP칩인 ADSP2181를 사용하여 프랙탈 알고리즘 기반의 영상 부호화기를 설계 제작하였다. 제작된 부호화기는 고정소수점을 지원하는 Analog Device사의 ADSP2181 두 개를 사용하여 구현되었고, 영상부호화는 3단계의 파이프라인 구조에 의해 이루어진다. 첫 번째 파이프라인단인 영상 획득부는 NTSC표준 영상 신호로부터 디지털 영상 데이터를 획득하여 프레임 메모리에 저장한다. 두 번째 단에서의 주제어부에서는 영상 데이터를 프랙탈 알고리즘을 이용하여 부호화를 수행한다. 마지막 단인 출력 제어부는 부호화된 영상 계수를 RS422 포트를 통하여 출력하도록 한다. 설계 제작된 프랙탈 영상 부호화기의 성능은 QCIF 영상 포맷에서 정지영상에 대하여 초당 10프레임 이상의 부호화 속도를 얻었다. 프랙탈 알고리즘을 이용하여 프레임간 중복성을 이용한 영상 부호화시에는 초당 평균 30 프레임 이상의 부호화속도를 얻을 수 있었다.

• 한국멀티미디어학회논문지
• /
• 제15권10호
• /
• pp.1247-1256
• /
• 2012

필터를 기반으로 하는 영상 처리 알고리즘은 많은 연산과 메모리 접근으로 인해 임베디드 환경에서의 실시간 동작이 어렵다. 본 논문에서는 필터 기반의 얼굴 검출 하드웨어 엔진을 임베디드 환경에서 실시간으로 동작시키기 위해 파이프라인 구조로 설계하고 검증하였다. 얼굴 검출 알고리즘은 입력으로 들어온 영상에서 학습된 얼굴의 특징 데이터를 이용하여 얼굴의 위치를 찾는 연산을 수행한다. 이를 하드웨어로 구현하기 위해 알고리즘의 연산을 파악하여 중복되는 연산을 병렬 처리하고 라인 메모리를 이용하여 메모리 접근을 최소화하여, 이것을 기반으로 파이프라인 구조의 하드웨어를 설계하였다. 하드웨어 구조는 Resize, ICT(Improved Census Transform), Find Candidate 등의 3 단계로 나뉘어져 있으며, 총 507KByte의 내부 SRAM을 사용하였다. ARM Cortex A8 프로세서와 Xilinx사의 Virtex5LX330을 이용하여 검증한 결과 9,039 LUTs를 사용하였고 최대 동작 클록은 165MHz로, VGA($640{\times}480$) 해상도에서 108 frame/sec의 동작속도로 최대 20명까지 검출이 가능한 것을 확인하였다.