• 제목/요약/키워드: phase compensated VGA

검색결과 2건 처리시간 0.014초

X/Ku 대역 CMOS 65nm 단일 채널 빔포머 송수신기 IC (Transceiver IC for CMOS 65nm 1-channel Beamformer of X/Ku band)

  • 김재진;김영훈;이상훈;박병철;문성진
    • 한국인터넷방송통신학회논문지
    • /
    • 제24권4호
    • /
    • pp.43-47
    • /
    • 2024
  • 본 논문에서는 65nm CMOS 기술을 사용하여 구축된 위상 배열 단일 채널 송수신기 빔포머 IC를 기술하였다. 이 IC는 8~16GHz 주파수를 출력하며 레이더 및 위성 통신을 위한 X/Ku-band 대역을 대상으로 한다. 일반적인 빔포밍 시스템 상에서 IC의 각 신호 경로에는 저잡음 증폭기(LNA), 전력 증폭기(PA), 위상 천이기(PS) 및 가변 이득 증폭기(VGA)가 포함되어 있어 빔 조정 및 테이퍼링 제어에 필수적인 위상 및 이득 조정이 가능하다. 테스트 결과에 따르면 위상 보상 VGA는 0.25dB 간격으로 15dB의 이득 범위와 0.27dB의 RMS 이득 오류를 제공한다. 능동 벡터 변조기 위상 천이기는 2.8125° 간격으로 360° 위상 범위와 3.5°의 RMS 위상 오류를 제공한다.

A Dual-Mode 2.4-GHz CMOS Transceiver for High-Rate Bluetooth Systems

  • Hyun, Seok-Bong;Tak, Geum-Young;Kim, Sun-Hee;Kim, Byung-Jo;Ko, Jin-Ho;Park, Seong-Su
    • ETRI Journal
    • /
    • 제26권3호
    • /
    • pp.229-240
    • /
    • 2004
  • This paper reports on our development of a dual-mode transceiver for a CMOS high-rate Bluetooth system-onchip solution. The transceiver includes most of the radio building blocks such as an active complex filter, a Gaussian frequency shift keying (GFSK) demodulator, a variable gain amplifier (VGA), a dc offset cancellation circuit, a quadrature local oscillator (LO) generator, and an RF front-end. It is designed for both the normal-rate Bluetooth with an instantaneous bit rate of 1 Mb/s and the high-rate Bluetooth of up to 12 Mb/s. The receiver employs a dualconversion combined with a baseband dual-path architecture for resolving many problems such as flicker noise, dc offset, and power consumption of the dual-mode system. The transceiver requires none of the external image-rejection and intermediate frequency (IF) channel filters by using an LO of 1.6 GHz and the fifth order onchip filters. The chip is fabricated on a $6.5-mm^{2}$ die using a standard $0.25-{\mu}m$ CMOS technology. Experimental results show an in-band image-rejection ratio of 40 dB, an IIP3 of -5 dBm, and a sensitivity of -77 dBm for the Bluetooth mode when the losses from the external components are compensated. It consumes 42 mA in receive ${\pi}/4-diffrential$ quadrature phase-shift keying $({\pi}/4-DQPSK)$ mode of 8 Mb/s, 35 mA in receive GFSK mode of 1 Mb/s, and 32 mA in transmit mode from a 2.5-V supply. These results indicate that the architecture and circuits are adaptable to the implementation of a low-cost, multi-mode, high-speed wireless personal area network.

  • PDF