• 한국통신학회논문지
• /
• 제17권12호
• /
• pp.1484-1493
• /
• 1992

본 논문에서는 필터와 LCTV를 사용하여 광논리 게이트의 편광부호화를 제안하고, 올림수 지연시간을 개선하는 광병렬 가산기의 실시간 시스템을 제시한다. 셀의 편광부호화를 위하여 편광필터를 제작하고, 광병렬가산기 시스템에 필요한 광플립플롭 대신에 사용할 전기적인 시스템을 제작했다. 또, 광병렬가산기 시스템에 디코딩마스트 역할과 상호연결 역할을 동시에 할 수 있도록 광섬유를 사용했다. 실험결과에 의해 셀의 편광 부호화는 16가지 광논리함수를 표현할 수 있고, 광병렬 가산기는 실시간에 동작할 수 있음을 보였다.

• 한국광학회지
• /
• 제13권5호
• /
• pp.421-424
• /
• 2002

반도체 광증폭기에 기반을 둔 소자들을 이용한 전광 반가산기가 처음으로 구현되었다. 전광 반가산기의 동작속도와 신호 형식은 각각 10Gb/s와 RZ였다. 전광 반가산기의 SUM과 CARRY의 동작에는 각각 전광 XOR 논리소자와 전광 AND 논리 소자가 이용되었으며 두 연산이 동시에 구현되었다.

• 전자공학회논문지A
• /
• 제31A권8호
• /
• pp.26-33
• /
• 1994

Optical adders using a modified signed-digit(MSD) number system have been proposed to restrict the carry propagation chain encountered in a conventional binary adder to two positions to the left. But, MSD number system must encode three different states to represent the three possible digits of MSD. In this paper, we propose the design of an optical adder based on 1-bit addition rules by using the method of symbolic substitution (SS). We show that this adder can use binary input which is used by a digital computer, as it is and be implemented by smaller system in size than MSD adder.

• Journal of the Optical Society of Korea
• /
• 제19권3호
• /
• pp.222-227
• /
• 2015

We propose a new and potentially integrable scheme for the realization of an all-optical binary full adder employing two XOR gates, two AND gates, and one OR gate. The XOR gate is realized using a Mach-Zehnder interferometer (MZI) based on a semiconductor optical amplifier (SOA). The AND and OR gates are based on the nonlinear properties of a semiconductor optical amplifier. The proposed scheme is driven by two input data streams and a carry bit from the previous less-significant bit order position. In our proposed design, we achieve extinction ratios for Sum and Carry output signals of 10 dB and 12 dB respectively. Successful operation of the system is demonstrated at 10 Gb/s with return-to-zero modulated signals.

• 대한전자공학회논문지SD
• /
• 제41권6호
• /
• pp.43-51
• /
• 2004

본 논문에서는 입력패턴을 triple rail-coding 방식으로 표현한 후 입력의 직렬연결 방법으로 기호치환을 수행하는 광 병렬 변형부호화자리수 가산 시스템을 제안하였다. Triple rail-coding 방식으로 변형부호화자리수 입력을 표현할 때 중복연산 결과가 나오는 입력들은 동일한 패턴으로 전처리하여 기호치환과정의 규칙수를 줄였고, 광 구현시 공간 이동된 입력패턴을 직렬로 연결하여 광을 통과시킴으로써 공간 이동 연산, NOR 연산, 그리고 문턱치 연산과정이 필요 없는 광 가산기를 구현하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.987-990
• /
• 1998

An optical adder for a modified signed-digit(MSD) number system using joint spatial encoding method is proposed. In order to minimize the numbers of symbolic substitution rules, nine input patterns were divided into five groups of the same addition results. For recognizing the input reference patterns, masks and reference patterns without any other spatial operations are used. This adder is implemented by smaller system in size than a conventional adder.

• Journal of the Optical Society of Korea
• /
• 제18권6호
• /
• pp.639-645
• /
• 2014

In this paper, the scheme of a single module for simultaneous operation of all-optical computing circuits, namely half adder and half subtractor, are realized using semiconductor optical amplifier (SOA) based logic gates. Optical XOR gate by employing a SOA based Mach-Zehnder interferometer (MZI) configuration is used to get the sum and difference outputs. A carry signal is generated using a SOA-four wave mixing (FWM) based AND gate, whereas, the borrow is generated by employing the SOA-cross gain modulation (XGM) effect. The obtained results confirm the feasibility of our configuration by proving the good level of quality factor i.e. ~5.5, 9.95 and 12.51 for sum/difference, carry and borrow, respectively at 0 dBm of input power.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2006년도 하계학술발표회 논문집
• /
• pp.159-160
• /
• 2006

By using 2 signals without additional input signal, an all-optical binary half adder at 10 Gbps is demonstrated. The half adder operates in single mechanism, which is XGM. By achieving this experiment, we also explored the possibilities for the enhanced complex logic operation and higher chances for multiple logic integration.

• 한국통신학회논문지
• /
• 제18권6호
• /
• pp.871-880
• /
• 1993

전통적인 2진 가산규칙은 올림수를 발생시키고 MSB까지 올림수 전달이 발생하므로 직렬가산을 수행한다. 따라서 2진 가산에서 올림수 전달은 광의 병렬성을 최대한으로 이용할 수가 없다. MSD 수체계를 사용한 평가산기는 전통적인 2진 가산에서 발생하는 연속적인 올림수 전달을 제한하도록 제안되었다. 그러나 MSD 수체계는 MSD의 3가지 디지트를 표현하기 위하여 3가지 다른 상태로 부호화해야 한다. 본 논문에서는 SS방법을 사용하여 2-비트 가산규칙에 근거한 광병렬 가산기의 구성을 제안한다.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2001년도 제12회 정기총회 및 01년도 동계학술발표회
• /
• pp.74-75
• /
• 2001

현재의 통신망에서는 clock recovery, regeneration 등을 전기적으로 처리하고 있으나 처리속도의 한계가 있고, 미래의 초고속 네트웍은 이러한 전기적 신호처리의 속도한계를 극복하는 기술이 필요하다. 그러므로, 고속의 광교환과 광신호처리 등 광신호를 전기적으로 바꾸거나 제어하지 않고 전광으로 처리하는 기술에 대한 연구가 진행되고 있으며 이러한 전광신호 처리에 고속의 전광 논리소자가 요구된다. 초기의 전광 논리소자 연구에서는 AND, OR, NOR, XOR 등의 기본 논리 기능이 주로 구현되었으며 이를 활용하여 Shift Register, Binary counter, 전광 반가산기, 직/병렬 데이터 변환기와 같은 복합기능 논리소자의 구현 연구가 이루어지고 있다. (중략)