• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.62-68
• /
• 2010

본 논문에서는 주로 소면적 구현을 위하여 세그먼트 부분 정합 기법을 적용한 10비트 100MS/s DAC를 제안한다. 제안하는 DAC는 비교적 적은 수의 소자로도 요구되는 선형성을 유지하면서 고속으로 부하저항의 구동이 가능한 세그먼트 전류 구동방식 구조를 사용하였으며, 제안하는 세그먼트 부분 정합 기법을 적용하여 정합이 필요한 전류 셀들의 숫자와 크기를 줄였다. 또한, 전류 셀에는 작은 크기의 소자를 사용하면서도 높은 출력 임피던스를 얻을 수 있도록 이중-캐스코드 구조를 채용하였다. 시제품 DAC는 0.13um CMOS 공정으로 제작되었으며, 유효 면적의 크기는 $0.13mm^2$이다. 시제품 측정 결과, 3.3V의 전원전압과 $1V_{p-p}$의 단일 출력 범위 조건에서 $50{\Omega}$의 부하저항을 구동할 때 DNL 및 INL은 각각 -0.73LSB, -0.76LSB 수준이며, SFDR은 100MS/s의 동작 속도에서 최대 58.6dB이다.

• 유기물자원화
• /
• 제20권1호
• /
• pp.41-49
• /
• 2012

이형반응기 미생물연료전지(MFC) 시스템의 전기생산에 미치는 운전온도 및 전극간 거리의 영향에 관한 실험실 규모 실험을 수행하였다. 외부저항이 $(100\;{\Omega})$인 조건에서 시스템의 평균온도가 $30^{\circ}C$에서 $34^{\circ}C$로 증가할 때 외부저항 양단의 전압은 약 1.4배 증가하였다. 운전온도의 증가는 MFC의 OCV(open circuit voltage)를 증가시키며, 전극간 거리가 감소하고 운전온도가 증가함에 의해 최대전력이 얻어지는 전류가 상승하는 것으로 나타났다. MFC 시스템의 운전온도 증가에 의해 모든 전극간 거리조건에서 최대전력밀도가 크게 증가하였다. 시스템의 평균온도가 $4^{\circ}C$로 증가할 때 5~10 cm의 전극간 거리에서 얻어지는 최대전력밀도는 1.9~2.4배 증가하였고 동일한 온도조건에서는 전극간 거리가 감소할수록 전력수율이 증가하였다. MFC의 전기생산에 미치는 운전온도와 전극간 거리의 영향은 시스템의 내부저항과 밀접하게 관련되어 있는 것으로 나타났다. 즉, MFC의 운전온도가 증가하고 전극간 거리가 감소함에 의해 시스템의 내부저항이 감소함으로써 전기생산이 증가하였다.

• 한국구조물진단유지관리공학회 논문집
• /
• 제15권3호
• /
• pp.116-124
• /
• 2011

대부분의 구조물 안전성 평가에 있어서 전체적인 거동을 나타내는 인자, 즉 기하학적인 형상 변화를 추정하는 것은 매우 중요하다. 종래에는 현장에서 교량의 처짐을 손쉽게 측정할 수 있는 적절한 수단과 방법의 부재로 말미암아, 처짐의 측정이 제한된 측정점에 국한되었고, 또한 변위계를 설치한 개소에 한정되었다. 따라서, 본 연구에서는 USN(Ubiquitous Sensor Network) 기반의 무선 경사센서모듈(Wireless Tiltmeter)을 통해 건설구조물의 처짐을 추정하는 방법을 개발하고, 기존의 변위 측정 자기 센서(Linear Variable Differential Transformer: LVDT)를 이용해 측정하는 기술 대신, 유비쿼터스 개념의 무선 경사 센서 모듈의 경사 변화에 따른 저항의 변화를 전압의 형식으로 출력하고, 교정계수를 이용하여 실제 처짐각 및 처짐으로 환산하여 최대 처짐을 구하도록 개발된 유비쿼터스 기반의 처짐 추정방법을 검증하기 위하여 실내 실험을 수행하였고, 그 결과, 측정점에 상관없이 균일한 측정이 가능하고, 기존의 방법과 거의 일치하는 값을 나타내는 것으로 확인되었다.

• 한국전자파학회논문지
• /
• 제12권4호
• /
• pp.651-658
• /
• 2001

본 논문에서는 마이크로파대 광대역 다단 평면형 전력분배기의 설계방법과 구조를 새로이 제안하였다. 제시된 마이크로파 광대역 전력분배기의 설계과정은 평면형 다단 3-포트 하이브리드와 도파관트랜스포머 설계로 구성되었다. 다단 전력분배기는 최적화된 λ/4 트랜스포머 설계이론에 근거를 두고 있다. 두 인접 출력포드의 광대역 격리 특성을 얻기위해, 기모드 등기회로는 저항 같은 손실소자를 사용하여 정합되어야 한다. 기모드 정합소자 값을 계산하기 위한 설계공식은 단일 종단 여파기 설계이론으로부터 유도하였다. 도파관 트랜스포머단의 형상은 하우징 금속전계벽의 영향으로 인한 도파관 모드와 같은 고차모드의 전파를 억제하기 위해 설계되었다. 따라서, 설계된 각각의 도파관 트랜스포머단에서는 제안된 마이크로파 광대역 전력 분배기의 동작주파수 영역에서 모두 감쇄모드(evanescent mode)로 동작하여야 한다. 본 논문에서는 제안된 마이크로파 광대역 전력분배기의 검증을 위해, 다단 전력 분배기의 시뮬레이션과 실험 결과들을 제시하였다. 시뮬에이션과 실험 결과는 다단 전력분배기의 우수한 성능을 보여준다.

• 한국정보통신학회논문지
• /
• 제19권1호
• /
• pp.149-155
• /
• 2015

본 논문에서는 선형성이 개선된 5MHz의 샘플링 주파수를 가지는 10-비트 디지털/아날로그 변환기를 제안한다. 제안하는 디지털/아날로그 변환기는 10-비트 R-2R 기반 디지털/아날로그 변환기, rail-to-rail 입력 범위의 차동 전압증폭기를 이용하는 출력버퍼, 그리고 바이어스 전압을 위한 밴드-갭 기준전압 회로로 구성된다. R-2R 디지털/아날로그 변환기의 2R 구현에 스위치를 위해 사용되는 인버터의 turn-on 저항 값을 포함하여 설계함으로 선형성을 개선시킨다. DAC의 최종 출력 전압 범위는 출력버퍼에 차동전압증폭기를 이용함으로 R-2R의 rail-to-rail 출력 전압으로부터 $2/3{\times}VDD$로 결정된다. 제안된 디지털/아날로그 변환기는 1.2V 공급전압과 1-poly, 8-metal을 이용하는 130nm CMOS 공정에서 구현되었다. 측정된 디지털/아날로그 변환기의 동적특성은 9.4비트의 ENOB, 58dB의 SNDR, 그리고 63dBc의 SFDR이다. 측정된 DNL과 INL은 -/+0.35LSB 미만이다. 제작된 디지털/아날로그 변환기의 면적과 전력소모는 각각 $642.9{\times}366.6{\mu}m^2$과 2.95mW이다.

• 한국정보통신학회논문지
• /
• 제13권7호
• /
• pp.1393-1398
• /
• 2009

본 연구는 LCD용 비정질 실리콘박막트랜지스터의 제조공정중 가장 중요한 식각 공정에서 각 박막의 특성에 맞는 습식 및 건식식각공정을 개발하여 소자의 특성을 안정시키고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 n+a-Si:H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 n+a-Si:H 층을 식각하고, 남아있는 NPR층을 제거 한다. 그 위 에 Cr층을 증착한 후 패터닝 하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 식각 공정으로 각단위 박막의 특성에 맞는 건식 및 습식식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 식각 공정시 over 및 under etching 이며, 정확한 식각을 위하여 각 박막에 맞는 식각공정을 개발하여 소자의 최적 특성을 제공하고자한다. 이와 같이 공정에 보다 엄격한 기준의 건식 및 습식식각 공정 그리고 세척 등의 처리공정을 정밀하게 실시하여 소자의 특성을 확실히 개선 할 수 있었다.

• 한국항행학회논문지
• /
• 제22권6호
• /
• pp.642-647
• /
• 2018

본 논문은 단일 전송선로의 전기적 길이만을 조정한 비대칭 분배기 설계를 나타내었다. 이 분배기는 3개의 단일 전송선로와 고립 저항 1개 그리고 입력과 출력의 포트 종단 임피던스가 서로 다른 형태로 구성되어 있다. 분배기의 특징은 입출력 포트 그리고 출력 포트와 고립저항 사이에 연결된 단일 전송선로의 전기적 길이를 조정하여 출력 포트의 분배비율을 조정하였다. 이러한 분배기의 설계 방법을 확인하기 위해서 1:2 분배 비율의 비대칭 분배기는 $60{\Omega}$의 단일 전송선로를 이용하여 입력 포트 임피던스는 $40{\Omega}$, 출력 포트의 임피던스는 $45{\Omega}$으로 동일하게 설정하였고, 삽입손실은1.7 dB/ 5.0 dB, 반사 손실은 -30 dB이상 그리고 고립도는 -35 dB이상 측정되었다. 또한, 1:4 분배 비율의 비대칭 분배기는 $40{\Omega}$의 단일 전송선로를 이용하여 입력 포트 임피던스는 $50{\Omega}$, 출력 포트의 임피던스는 $75{\Omega}$으로 동일하게 설정하여, 삽입손실은 1.3 dB/ 6.8 dB, 반사 손실은 -12 dB이상 그리고 고립도는 -19 dB이상 되는 전기적 특성을 확인하였다. 측정된 특성 데이터는 시뮬레이션과 잘 일치함을 확인하였다.

• 한국정보전자통신기술학회논문지
• /
• 제15권2호
• /
• pp.109-116
• /
• 2022

본 논문에서는 센서 시스템에 유입된 60Hz 라인 주파수 잡음의 영향을 효과적으로 제거하기 위한 상태 변수 필터(state variable filter, SVF) 구조의 대역 억제 필터(band rejection filter, BRF)를 제안한다. 기존 SVF 구조의 BRF는 추가적인 연산 증폭기(operational amplifier, OPAMP)를 사용하여 저역 통과 필터(low pass filter, LPF) 출력과 고역 통과 필터(high pass filter, HPF) 출력 간의 합 또는 입력 신호와 대역 통과 필터(band pass filter, BPF) 출력 간의 차를 구함으로써 구현한다. 따라서 BRF의 신호 감쇄를 결정하는 노치 주파수(notch frequency)와 노치 깊이(notch depth)가 신호의 합 또는 차를 구하는데 사용한 저항의 허용 오차(tolerance)에 크게 의존된다. 반면에 제안 된 BRF는 SVF 구조 내에 BRF 출력이 자연발생적으로 형성되기 때문에 각 포트 간의 조합이 필요 없게 되어 기존 BRF와 달리 노치 주파수와 노치 깊이가 저항의 허용 오차에 영향을 받지 않는다. 제안된 BRF의 노치 주파수는 59.99Hz이며 몬테 카를로 시뮬레이션 결과를 통해 저항의 허용 오차에 전혀 영향을 받지 않는 것을 확인할 수 있었다. 노치 깊이도 평균 -42.54dB, 표준편차 0.63dB를 가져 BRF로서 정상적인 동작이 가능함을 확인하였다. 또한 제안된 BRF를 가지고 60Hz 잡음에 간섭이 된 심전도 신호에 대하여 잡음 필터링을 적용한 결과를 보여주었으며 60Hz 잡음이 적절하게 억제되는 것을 확인할 수 있었다.

• 전자공학회논문지SC
• /
• 제45권2호
• /
• pp.26-36
• /
• 2008

차동 전송 기술과 저 전압 스윙을 기반으로 하는 LVDS(Low Voltage Differential Signaling)는 저 전력으로 고속 데이터 전송을 필요로 하는 분야에 넓게 사용되어 왔다. 본 논문은 1.3 Gb/s 이상에서 동작하는 새로운 I/O 인터페이스 회로 기술을 소개한다. 기존의 LVDS 수신단에서 사용하는 차동 pre-amp 대신에 sense amplifier를 pre-amp로 사용하는 수신단을 제안하였으며 이러한 수신단은 LVDS 송신단 출력 전압을 상당히 줄이고 1.3 Gb/s 이상의 전송 속도를 제공할 수 있다. 또한 전력소비와 노이즈 특성을 더욱 향상시키기 위하여 종단 저항을 사용하는 대신 인덕턴스로 임피던스 매칭을 하는 방법을 소개하였다. LVDS 수신단의 pre-amp로 사용하는 differential amp와 sense amp의 입력 인덕턴스로 임피던스 매칭을 하기 위해 unfolded 임피던스 매칭의 새로운 방법을 제안하였다. 제안한 LVDS I/O 회로들의 성능 분석 및 평가를 위하여 0.35um TSMC CMOS 테크놀로지를 기본으로 HSPICE를 이용하여 시뮬레이션 하였으며, 약 12 %의 전력 이득과 약 18 %의 전송 속도 향상을 나타내었다.

• 한국세라믹학회지
• /
• 제49권5호
• /
• pp.475-483
• /
• 2012

High capacitance X5R MLCCs based on $BaTiO_3$ ceramic dielectric layers exhibit a single broad, asymmetric arc shape impedance and modulus response over the wide frequency range between 1 MHz to 0.01 Hz. Analysis according to the conventional brick-layer model for polycrystalline conductors employing a series connection of multiple RC parallel circuits leads to parameters associated with large errors and of little physical significance. A new parametric impedance model is shown to satisfactorily describe the experimental spectra, which is a parallel network of one resistor R representing the DC conductivity thermally activated by 1.32 eV, one ideal capacitor C exactly representing bulk capacitance, and a constant phase element (CPE) Q with complex capacitance $A(i{\omega})^{{\alpha}-1}$ with ${\alpha}$ close to 2/3 and A thermally activated by 0.45 eV or ca. 1/3 of activation energy of DC conductivity. The feature strongly indicate the CK1 model by J. R. Macdonald, where the CPE with 2/3 power-law exponent represents the polarization effects originating from mobile charge carriers. The CPE term is suggested to be directly related to the trapping of the electronic charge carriers and indirectly related to the ionic defects responsible for the insulation resistance degradation.