• 대한전자공학회논문지SD
• /
• 제46권6호
• /
• pp.52-57
• /
• 2009

본 논문은 CMOS RFIC 단일 칩을 위한 Bandgap Voltage Reference와 이를 포함한 저 잡음 Low Dropout (LDO) Regulator 회로에 관한 것이다. 저 잡음을 위해 Bandgap Voltage Reference에 사용된 BJT 다이오드의 유효면적을 증가시켜야 함을 LDO의 잡음해석을 통해 나타내었다. 이를 위해 다이오드를 직렬 연결하여 실리콘의 실제면적은 최소화 하면서 다이오드의 유효면적을 증가시키는 방법을 적용하였고, 이를 통해 LDO의 출력잡음을 줄일 수 있음을 확인하였다. $0.18{\mu}m$ CMOS 공정으로 제작된 LDO는 입력전압이 2.2 V 에서 5 V 일때 1.8 V의 출력전압에서 최대 90 mA의 전류를 내보낼 수 있다. 측정 결과 Line regulation은 0.04%/V 이고 Load regulation은 0.45%를 얻었으며 출력 잡음 레벨은 100 Hz와 1 kHz offset에서 각각 479 nV/$^\surd{Hz}$와 186 nV/$^\surd{Hz}$의 우수한 성능을 얻었다.

• 대한전자공학회논문지TC
• /
• 제37권3호
• /
• pp.35-42
• /
• 2000

본 논문에서는 십자모양의 마이크로스트립 급전선을 사용하여 슬롯 폭이 넓은 경우 기존의 급전선 구조보다 쉽게 정합을 이룰 수 있는 방법을 제시하였다. 마이크로스트립 안테나의 단점인 좁은 대역폭을 확장시켰으며, FDTD법을 이용하여 십자형 급전구조를 갖는 광대역 마이크로스트립 슬롯 안테나의 특성을 해석하고, 최대 대역폭을 갖는 안테나를 제작 및 실험하였다. FDTD법으로 모델링하여 전계분포를 시간영역에서 계산하였고, 이를 Fourier변환시켜 슬롯 안테나의 반사손실, 전압 정재파비, 입력 임피던스, 복사패턴을 주파수 영역에서 계산하였다. 슬롯의 폭(Ws), 수평 급전선의 길이(l/sub d/)와 수직 급전선의 길이(l/sub u/), 그리고 offset에 따라 대역폭이 변화하였다. 이러한 결과로부터 최적화할 때, 전압 정재파비가 2이하인 대역폭은 1.975 GHz에서 4.725 GHz로 약 1.3 옥타브의 광대역 특성을 얻었다.

• 전자공학회논문지
• /
• 제52권9호
• /
• pp.63-73
• /
• 2015

본 논문에서는 특별한 보정기법 없이 채널 간 오프셋 부정합 문제를 최소화한 2채널 time-interleaved (T-I) 구조의 10비트 120MS/s 파이프라인 SAR ADC를 제안한다. 제안하는 ADC는 4비트-7비트 기반의 2단 파이프라인 구조 및 2채널 T-I 구조를 동시에 적용하여 전력소모를 최소화하면서 빠른 변환속도를 구현하였다. 채널 간에 비교기 및 잔류전압 증폭기 등 아날로그 회로를 공유함으로써 일반적인 T-I 구조에서 선형성을 제한하는 채널 간 오프셋 부정합 문제를 추가적인 보정기법 없이 최소화할 뿐만 아니라 전력소모 및 면적을 감소시켰다. 고속 동작을 위해 SAR 로직에는 범용 D 플립플롭 대신 TSPC D 플립플롭을 사용하여 SAR 로직에서의 지연시간을 최소화하면서 사용되는 트랜지스터의 수도 절반 수준으로 줄임으로써 전력소모 및 면적을 최소화하였다. 한편 제안하는 ADC는 기준전압 구동회로를 3가지로 분리하여, 4비트 및 7비트 기반의 SAR 동작, 잔류전압 증폭 등 서로 다른 스위칭 동작으로 인해 발생하는 기준전압 간섭 및 채널 간 이득 부정합 문제를 최소화하였다. 시제품 ADC는 고속 SAR 동작을 위한 높은 주파수의 클록을 온-칩 클록 생성회로를 통해 생성하였으며, 외부에서 duty cycle을 조절할 수 있도록 설계하였다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.69LSB, 0.77LSB이며, 120MS/s 동작속도에서 동적 성능은 최대 50.9dB의 SNDR 및 59.7dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.36mm^2$이며, 1.1V 전원전압에서 8.8mW의 전력을 소모한다.

• 한국전자파학회논문지
• /
• 제17권11호
• /
• pp.1112-1119
• /
• 2006

본 논문에서는 상호 결합 구조의 발진기를 이용하여 우수한 위상 잡음 특성을 얻었다. 상호 결합 구조의 발진기는 두 개의 발진기 출력 신호의 위상을 변화시켜 결합시키는 구조를 가졌으며, 유전율 2.5인 테프론 기판과 Surface Mount Gallium Arsenide FET 소자를 이용하여 제작하였다. 그리고 두 발진기가 9.3 GHz에서 상호 결합 위상 조건을 만족시키기 위해 바이어스만으로 조절할 수 있는 구조를 제안하였다. 4.4 V의 전압을 인가했을 때 37 mA의 전류가 흐르는 발진기는 -96.37 dBc(@100kHz offset frequency), -73.46 dBc(@10kHz offset frequency)의 위상잡음 특성을 나타내었고, 8.1 V를 인가했을 때 69 mA를 갖는 발진기의 출력과 상호 결합하여 -106.7 dEc(@100kHz offset frequency), -81 dBc(@10kHz offset frequency)의 우수한 위상 잡음 특성을 나타내었다.

• 한국전자파학회논문지
• /
• 제25권5호
• /
• pp.515-525
• /
• 2014

본 논문에서는 저 위상잡음을 갖는 전압 제어 평판형 복합공진기 발진기(Vt-PCRO: Voltage-tuned Planar Composite Resonator Oscillator)를 설계, 제작하였다. 설계된 발진기는 공진기, 2개의 위상천이기, 증폭기로 구성된다. 공진기는 dual mode SIW(Substrate Integrated Waveguide) 공진기를 이용하여 구성하였으며, 약 40 nsec의 높은 군지연을 갖도록 하였다. 2개의 위상천이기 중(PS1, PS2: Phase Shifter 1 및 Phase Shifter 2) PS1은 $360^{\circ}$의 위상천이량을 가지며, 제작된 발진기의 전송선로 길이에 관계없이 개루프 이득(open loop gain) 발진조건을 만족하도록 한다. PS2는 약 $70^{\circ}$의 위상천이량을 가지며 발진 주파수 조정용으로 사용된다. 증폭기는 제작 시 발생한 큰 삽입손실의 문제를 보완하기 위해 2단으로 구성하였다. 개루프 이득 측정을 통해 발진 조건을 만족하는 PS1의 전압을 측정한 뒤, 폐루프로 구성하여 발진기를 구현하였다. 발진기 측정 결과, 5.345 GHz의 발진 주파수에서, 위상 잡음은 100 kHz offset 주파수에서 -130.5 dBc/Hz를 얻었다. 이때 출력 전력은 약 3.5 dBm, 전기적 주파수 조정 범위는 0~10 V의 조정 전압에서 약 4.2 MHz를 보였다.

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.591-600
• /
• 2010

본 논문에서는 TSMC 0.13 ${\mu}m$ CMOS 공정을 사용하여 3가지 종류의 근거리 레이더용 저전력 교차 결합 전압 제어 발진기를 설계, 제작하였다. 기본적인 교차 결합 전압 제어 발진기는 24.1 GHz를 중심으로 발진하도록 설계되었고, 이를 기본으로 저전력 동작을 위한 subthreshold 발진기가 설계되었다. 특히 큰 트랜지스터를 사용해야 하는 subthreshold 발진기에서 기생 캐패시터에 의해 발진 주파수가 낮아지는 문제점을 개선하기 위해 이중 공진 회로 구조를 발진기에 사용하는 것이 시도되었다. 제작된 CMOS 전압 제어 발진기는 종류에 따라 1 MHz offset 주파수에서 -101~-103.5 dBc/㎐의 위상 잡음, -11.85~-15.33 dBm의 출력 전력, 그리고 475~852 MHz의 주파수 조정 범위들을 보였다. 전력 소모 측면에서는 기본적인 발진기가 5.6 mW를 사용하였고, 저 전력 subthreshold 회로는 3.3 mW를 사용하였다. 이중 공진 회로 구조의 subthreshold 발진기는 기본 발진기와 유사한 주파수 조정 범위를 유지하면서 상대적으로 작은 전력을 소모하고 개선된 위상 잡음 특성을 보였으며, 1 mW DC 전력 기준의 figure-of-merit(FOM)이 약 3 dB 가량 개선되어 -185.2 dBc의 값을 가졌다.

• 한국전자파학회논문지
• /
• 제23권6호
• /
• pp.691-699
• /
• 2012

본 논문에서는 유전체 공진기와 마이크로스트립 라인 간의 결합 구조를 개선시켜 저위상 잡음을 갖는 전압제어 유전체 공진기 발진기(Vt-DRO: Voltage-tuned Dielectric Resonator Oscillator)를 설계, 제작하였다. 설계된 발진기는 유전체 공진기, 위상천이기, 증폭기로 구성된다. 발진기의 위상 잡음은 공진기의 군지연과 밀접하게 관계되며, 이러한 관계를 수식적으로 도출하고, 이를 예측하는 방법을 제안하였다. 유전체 공진기와 마이크로스트립 라인간의 결합 구조를 조정하여 약 53 nsec의 높은 군지연을 갖도록 설계하였다. 각 부의 측정은 측정의 편의성을 위해 웨이퍼 프로브를 이용하였으며, 이를 위하여 각 부의 입출력 포트를 CPW(Coplanar Waveguide)로 설계하였다. 각 부를 연결하여 측정한 S-파라미터는 개루프 발진 조건을 만족하였다. 설계된 개루프의 입출력을 연결하고 폐루프로 구성하여 전압 제어 유전체 공진기 발진기를 구현하였다. 측정 결과, 5.3 GHz의 발진 주파수에서 위상 잡음은 수식으로부터 도출한 값과 근사한, 100 kHz offset 주파수에서 -132.7 dBc/Hz를 얻었다. 이때 출력 전력은 약 4.5 dBm, 전기적 주파수 조정 범위는 0~10 V의 조정 전압에서 약 5 MHz를 보였다. PFTN-FOM(Power Frequency Tuning Normalized Figure of Merit)은 약 -31 dB를 보였다.

• 한국전자파학회논문지
• /
• 제20권6호
• /
• pp.570-579
• /
• 2009

본 논문에서는 개루프 설계 방법을 이용하여, 전기적주파수조정범위가 확장된 전압제어유전체공진기발진기(Vt-ORO: Voltage-tuned Dielectric Resonator Oscillator)를 설계하였다. 설계된 전압제어유전체공진기발진기는 공진부, 증폭부, 위상천이부로 구성하였다. 발진조건을 만족하기 위하여, 각 부에서의 크기와 위상을 결정하였다. 각 부를 연결하여 측정한 S-피라미터는 개루프 발진조건을 만족하였다. 또한, 측정된 개루프의 군지연(group delay)로부터 전기적주파수조정범위(electrical frequency tuning-range)를 수식으로 도출하였다. 이와 같이 설계된 개루프의 입출력을 연결하고 폐루프로 구성하여 전압제어유전체공진기발진기를 구현하였다. 그 결과, 0$\sim}$10 V의 조정전압으로 중심주파수 5.3 GHz에서 전기적주파수조정범위는 수식으로 도출한 값과 근사한 82 MHz를 얻었고, 이는 선형적인 변화를 보였다. 이 때, 위상잡음은 100 kHz offset에서 -104${\pm}$1 dBc/Hz, 출력전력은 5.86${\pm}$1 dBm로 평탄함을 보였다.

• 전자공학회논문지
• /
• 제53권1호
• /
• pp.59-67
• /
• 2016

저가, 광대역, 그리고 넓은 이득 제어 범위를 갖는 전자 계측 시스템을 실현하기 위한 완전-차동 선형(fully-differential linear operational transconductance amplifier : FLOTA)를 사용한 새로운 계측 증폭기(instrumentation amplifier : IA)를 설계하였다. 이 IA는 한 개의 FLOTA, 두 개의 저항 그리고 한 개의 연산 증폭기(operational amplifier : op-amp로 구성된다. 동작 원리는 FLOTA에 인가되는 두 입력 전압의 차가 각각 동일한 차동 전류로 변환되고 이 전류는 op-amp의 (+)단자의 저항기와 귀환 저항기를 통과시켜 단일 출력 전압을 구하는 것이다. 제안한 IA의 동작 원리를 확인하기 위해 FLOTA를 설계하였고 상용 op-amp LF356을 사용하여 IA를 구현하였다. 시뮬레이션 결과 FLOTA를 사용한 전압-전류 특성은 ${\pm}3V$의 입력 선형 범위에서 0.1%의 선형오차와 2.1uA의 오프셋 전류를 갖고 있었다. IA는 1개의 저항기의 저항 값 변화로 -20dB~+60dB의 이득을 갖고 있으며, 60dB에 대한 -3dB 주파수는 10MHz이였다. 제안한 IA의 외부의 저항기의 정합이 필요 없고 다른 저항기로 오프셋을 조절할 수 있는 장점을 갖고 있다. 소비전력은 ${\pm}5V$ 공급전압에서 105mW이였다.

• 센서학회지
• /
• 제7권6호
• /
• pp.401-408
• /
• 1998

교류전압표준기인 열전형 전압변환기의 교류-직류 변환오차를 비교평가하기 위하여 이중채널방식 자동측정시스템을 개발하였다. 비교측정되는 2대의 변환기출력을 동시에 측정하여 드리프트의 영향을 감소시켰고, 또 저열기전력 이중채널 스캐너를 사용하여 변환기 출력을 순방향-역방향으로 측정하여 그 평균값을 취함으로서 전압측정기의 ���V전압이 제거되도록 하였다. 정격전압이 동일한 4 V인 변환기끼리 비교 측정한 결과, 주파수 $40\;Hz{\sim}100\;kHz$에서는 외국표준기관에서의 측정값과 약 ${\pm}2\;ppm$ 이내에서 일치하였으며, $200\;kHz{\sim}1\;MHz$ 범위에서는 약 ${\pm}4\;ppm$ 이내에서 일치하였다. 본 시스템의 개발로 변환기의 교류-직류 변환오차의 측정능력을 기존수동방식의 약 ${\pm}15\;ppm$에서 ${\pm}\;3ppm$(100 kHz 이하)로 크게 향상시켰으며, 표준유지 및 산업체 지원의 효율을 크게 높일 수 있게 되었다.