• 한국통신학회논문지
• /
• 제33권6A호
• /
• pp.583-591
• /
• 2008

OFDM(orthogonal frequency division multiplexing)은 PAPR(peak-to-average power ratio) 문제를 가지고 있다. 이런 PAPR 문제를 해결하는 CI/OFDM(carrier interferometry OFDM) 시스템 등이 제시되었으나, 이것은 위상 잡음이 존재할 경우 CI 위상 오프셋 불일치로 인해 ICI(inter channel interference) 문제가 발생한다. 이 논문에서는 낮은 PAPR을 유지하면서 ICI를 저감하기 위한 A-CI/OFDM(advanced-CI/OFDM)을 제안한다. 이 방식은 CI 확산 과정에서 CI 위상 코드들이 조밀하게 갖는 위상 옵셋에 마진을 줌으로써 국부 발진기에서 발생하는 위상 잡음에 대한 성능 저하를 감소시키면서, 낮은 PAPR을 유지한다. 위상 잡음에 대한 영향을 줄이기 위해 제안된 방식은 종전의 CI/OFDM보다 PAPR 성능 면에서 손실이 발생하는데, 이를 방지하기 위하여 PAPR 저감 방법 중 PTS를 이 시스템에 적용한다. 그러므로 제안한 방식은 기존의 CI/OFDM 시스템보다 위상 잡음의 영향을 저감하고 PAPR 측면에서도 이득이 있어 전체적인 BER 성능을 향상 시킨다. 시뮬레이션을 통해서 일반 OFDM과 CI/OFDM, A-CI/OFDM 시스템의 성능을 비교한다.

• 한국위성정보통신학회논문지
• /
• 제1권1호
• /
• pp.54-58
• /
• 2006

동작주파수를 쉽게 조절할 수 있는 신호생성용 안테나 (Antenna-Integrated Oscillator) 설계방법을 소개한다. 제안하는 회로는 광대역에서 부성저항을 갖는 능동회로 (Negative-Resistance Circuit)와 패치안테나로 구분되며, 오실레이터의 동작주파수는 안테나의 공진 주파수로 결정된다. 이러한 디자인 방법은 안테나와 오실레이터의 동작주파수 불일치로 인한 출력파워의 감소 가능성을 줄일 수 있다. 또, 제안하는 설계방법에서 안테나의 Feed 지점과 Feed 라인의 길이를 조절하여 최적의 출력파워를 낼 수 있음을 Load-Pull 시뮬레이션으로 확인하였다. C-band, X-band 회로를 각각 제작, 측정하였고 이를 통하여 설계방법의 타당성을 증명하였다.

• 한국전자파학회논문지
• /
• 제26권3호
• /
• pp.292-299
• /
• 2015

본 논문에서는 3-레벨 인코딩 기법을 적용하여 시스템의 효율과 선형성을 개선할 수 있는 새로운 구조의 EER 송신기를 제안하였다. 제안된 송신기는 첨두 전력 대 평균 전력비에 상관없이 동일한 크기의 신호만을 증폭하고, 채널대역 내의 양자화 노이즈를 감소시켜 높은 효율을 얻을 수 있으며, 포락선 신호와 위상 신호 간 시간 부정합 특성을 개선하여 높은 선형성을 가질 수 있도록 하였다. 130 nm CMOS 공정으로 제작된 송신기 칩은 8.5 dB의 첨두 전력 대 평균전력비를 갖는 LTE 20 MHz 신호에 대해 2.13 GHz의 반송주파수에서 3.7 %의 오류 벡터 크기와 37.5 dBc의 인접 채널 누설비 특성을 보인다.

• 방송공학회논문지
• /
• 제18권3호
• /
• pp.455-462
• /
• 2013

본 논문에서는 여러 개의 마이크를 이용하여 잡음을 제거하는 방법인 공간 필터로 전처리된 신호를 입력으로 하는 음성 왜곡 가중 다채널 위너 필터 (Spatially Preprocessed Speech Distortion Weighted Multi-channel Wiener Filter: SP-SDW-MWF)에 대해 소개하고, 가중치를 결정하는 방법을 제안한다. SP-SDW-MWF는 마이크로폰 어레이를 이용한 잡음 제거 알고리즘으로서 마이크로폰 불일치와 같은 오차에 강인한 것으로 알려져 있다. SP-SDW-MWF는 필터 계수를 최적화할 때 음성 왜곡과 잡음 제거에 대한 기준으로 나누어 가중치를 두고 있다. 이러한 가중치를 결정하기 위해, 본 논문에서는 전력 스펙트럼 밀도 오차를 평가 척도로 사용하여 마이크로폰으로부터 입력된 음성 신호와 잡음의 전력 스펙트럼 밀도의 비 (a priori SNR)를 이용하는 방법을 제안한다. 실험결과에서 나타난 바와 같이 a priori SNR에 따라 가변적인 가중치를 사용하는 것이 고정된 값을 가중치로 사용하는 것보다 향상된 성능을 보임을 알 수 있다.

• 소음진동
• /
• 제7권1호
• /
• pp.43-53
• /
• 1997

This paper investigated the practical use for measuring the structural intensity (power flow per width of cross section) in a uniform semi-infinite beam in flexural vibration. The structural intensity is obtained as a vector at a measurement point, One-dimensional structural intensity can be obtained from 4-point cross spectral measurement, or 2-point measurement on the assumption of far field. The measurement errors due to finite difference approximation and phase mismatch of accelerometers are examined. For precise measurements, it would be better to make the value of k$\delta$(wave number x space between accelerometers) between 0.5 and 1.0. Formulation of the relation between bending waves in structures and structural intensity makes it possible to separate the wave components by which one can get a state of the vibration field. Experimental results are obtained from 2- and 4-point measurement performed at 200mm (near field) and 400mm (far field) apart from excitation point in random excitation. the results are compared with the theoretical values and measured values of input power spectrum in order to verify the accuracy of structural intensity method, 2-point method is suggested as the practical structural intensity method.

• 전자공학회논문지
• /
• 제51권11호
• /
• pp.94-100
• /
• 2014

본 논문에서는 전류-재사용 구조를 사용하여 1.95 GHz~3.15 GHz 의 광범위한 튜닝 범위를 갖는 저전력 전압 제어 발진기(VCO)를 설계하였다. 클래스-C 타입을 적용하여 위상 잡음 특성을 향상 시켰으며, 2 단계 자동 진폭 캘리브레이션 기법을 통해 전류-재사용 전압제어발진기 구조의 가장 큰 단점인 차동 출력 전압간의 불균형을 최소화 하였다. 차동 출력 전압간의 차이는 1.5mV ~ 4.5mV 가량으로 나타나며, 이는 출력 전압의 0.6% 이내 오차이다. 제안하는 전류-재사용 전압제어발진기는 CMOS $0.13{\mu}m$ 공정을 사용하여 설계 하였다. 공급 전압은 1.2 V를 사용하였고, 소모 전류는 2.3 GHz에서 2.6 mA이다. 출력주파수가 2.3 GHz에서 위상 잡음은 -116.267 dBc/Hz(@1MHz Offset)이며, 레이아웃 면적은 $720{\times}580{\mu}m^2$ 이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권4호
• /
• pp.376-382
• /
• 2014

In this paper, a 9-bit 1GS/s high precision folding A/D converter with a 45 nm CMOS technology is proposed. In order to improve the asymmetrical boundary condition error of a conventional folding ADC, a novel scheme with an odd number of folding blocks is proposed. Further, a new digital encoding technique is described to implement the odd number of folding technique. The proposed ADC employs a digital error correction circuit to minimize device mismatch and external noise. The chip has been fabricated with 1.1V 45nm Samsung CMOS technology. The effective chip area is $2.99mm^2$ and the power dissipation is about 120 mW. The measured result of SNDR is 45.35 dB, when the input frequency is 150 MHz at the sampling frequency of 1 GHz. The measured INL is within +7 LSB/-3 LSB and DNL is within +1.5 LSB/-1 LSB.

• 한국전자파학회논문지
• /
• 제17권7호
• /
• pp.638-647
• /
• 2006

최근에 PAPR(Peak to Average Power Ratio)을 저감하기 위하여 DFT-Spread OFDM(Discrete Fourier Transform-Spread Orthogonal Frequency Division Multiplexing) 이 많이 연구되고 있다. 그러나 DFT-Spread OFDM 시스템에서는 발진기에서 발생하는 위상 잡음에 의한 DFT 확산 코드의 위상 오프셋 불일치로 인하여 기존 OFDM 시스템에 비하여 상대적으로 더 많은 간섭 즉 ICI(Inter-sub-Carrier-Interference)와 SCI(Self-Channel- Interference) 성분이 발생하여 성능이 나빠진다. 본 논문에서는 먼저 DFT-Spread OFDM 시스템의 위상 잡음에 의한 통신 성능의 영향을 분석한다. 그리고 위상 잡음 보상을 위한 기존의 ICI 제거 기법 (ICI self-cancellation method)을 검토하고, 2 가지 새로운 ICI 제거 기법을 제안한다. 또한, PAPR을 저감하고 동시에 위상 잡음에 의해 간섭을 제거하기 위하여, 기존 방법과 새로이 제안한 ICI 제거 기법을 사용하는 새로운 시스템을 구성하고 그 성능을 비교 분석한다. 분석 결과, DFT-Spread OFDM 시스템에 ICI 제거 기법을 적용한 새로운 시스템은 낮은 PAPR 특성을 유지하면서 위상 잡음에 의한 성능 악화를 최소화할 수 있다. 그 중에서 data-conjugate 기법과 새로 제안한 symmetric data-conjugate 기법을 적용한 DFT-Spread OFDM 시스템이 제일 우수하여 DFT-Spread OFDM 보다 크게 성능이 개선되며, data-conjugate 기법을 적용한 DFT-Spread OFDM이 좀 더 우수하다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권1호
• /
• pp.70-79
• /
• 2016

This paper proposes a low-power range-scaled 14b 30 MS/s pipeline-SAR composite ADC for high-performance CIS applications. The SAR ADC is employed in the first stage to alleviate a sampling-time mismatch as observed in the conventional SHA-free architecture. A range-scaling technique processes a wide input range of 3.0VP-P without thick-gate-oxide transistors under a 1.8 V supply voltage. The first- and second-stage MDACs share a single amplifier to reduce power consumption and chip area. Moreover, two separate reference voltage drivers for the first-stage SAR ADC and the remaining pipeline stages reduce a reference voltage disturbance caused by the high-speed switching noise from the SAR ADC. The measured DNL and INL of the prototype ADC in a $0.18{\mu}m$ CMOS are within 0.88 LSB and 3.28 LSB, respectively. The ADC shows a maximum SNDR of 65.4 dB and SFDR of 78.9 dB at 30 MS/s, respectively. The ADC with an active die area of $1.43mm^2$ consumes 20.5 mW at a 1.8 V supply voltage and 30 MS/s, which corresponds to a figure-of-merit (FOM) of 0.45 pJ/conversion-step.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.27-35
• /
• 2008

본 논문에서는 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 Software Defined Radio (SDR) 시스템 응용을 위한 14비트 150MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 고해상도를 얻기 위한 특별한 보정 기법을 사용하지 않는 4단 파이프라인 구조로 설계하였고, 각 단의 샘플링 커패시턴스와 증폭기의 입력 트랜스컨덕턴스에 각각 최적화된 스케일링 계수를 적용하여 요구되는 열잡음 성능 및 속도를 만족하는 동시에 소모되는 전력을 최소화하였다. 또한, 소자 부정합에 의한 영향을 줄이면서 14비트 이상의 해상도를 얻기 위해 MDAC의 커패시터 열에는 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 제안하였으며, 온도 및 전원 전압에 독립적인 기준 전류 및 전압 발생기를 온-칩 RC 필터와 함께 칩 내부에 집적하고 칩 외부에 C 필터를 추가로 사용하여 스위칭 잡음에 의한 영향을 최소화하였고, 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 최대 0.81LSB, 2.83LSB의 수준을 보이며, 동적 성능은 120MS/s와 150MS/s의 동작 속도에서 각각 최대 64dB, 61dB의 SNDR과 71dB, 70dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $2.0mm^2$ 이며 전력 소모는 1.2V 전원 전압에서 140mW이다.