• Journal of Korean Society for Atmospheric Environment
• /
• v.12 no.2
• /
• pp.121-130
• /
• 1996

The catalysts composed of Pt, Pd and W as active-components, $Al_{2}O_{3}$ and $SiO_{2}$ as supports, were perpared on the honeycomb type substrate and characterized by BET, SEM, TGA, FT-IR and XRD for diesel emission control. CO, $C_{3}H_{6}$, and $SO_{2}$ oxidation was carried out over these catalysts in a fixed bed continuous flow reactor at the temperatures between 100-500.deg.C and reactant gas was composed of 10 vol.% $O_{2}$, 1 vol.% CO, 0.8 vol.% $C_{3}H_{6}$ and 88.2 vol.% $N_{2}$. It was found that under these experimental conditions, the CO, $C_{3}H_{6}$ oxidation activity of Pt-W catalyst was higher than that of any other prepared catalyst, and this catalyst had also a good inhibition effect on $SO_{2}$ oxidation. Also it was show that the influence of $SO_{2}$ on $Al_{2}O_{3}$ was more sever than that of $SO_{2}$ on $SiO_{2}$.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2001.07a
• /
• pp.251-254
• /
• 2001

This paper describes an efficiency improvement of buried contact solar cell (BSCS) with a structure of MgF$_2$/CeO$_2$/Ag/Cu/Ni grid/n$^{+}$ emitter/p-type Si base/p$^{+}$/Al. Theoretical and experimental investigations were performed on a double layer antireflection (DLAR) coating of MgF$_2$/CeO$_2$. We investigated CeO$_2$ films as an AR layer because they have a proper refractive index of 2.46 and demonstrate the same lattice constant as Si substrate. An optimized DLAR coating shewed a reflectance as low as 2.04 % in the wavelengths ranged from 0.4 ${\mu}{\textrm}{m}$ to 1.1 ${\mu}{\textrm}{m}$. BCSC cell efficiency was improved from 16.2 % without any AR coating to 19.9 % by employing DLAR coatings. Further details on MgF$_2$/CeO$_2$ DLAR coatings on the BCSC cells are presented in this paper.per.

• Journal of Integrative Natural Science
• /
• v.3 no.3
• /
• pp.153-156
• /
• 2010

Oxidation behaviors of porous silicon were investigated by the measurement of area of $SiO_2$ vibrational peaks in FT-IR spectra during thermal oxidation of porous silicon at corresponding temperatures. Visible photoluminescent porous silicon samples were obtained from an electrochemical etch of n-type silicon of resistivity between 1-10 ${\Omega}/cm$. The etching solution was prepared by adding an equal volume of pure ethanol to an aqueous solution of HF. The porous silicon was illuminated with a 300 W tungsten lamp for the duration of etch. Etching was carried out as a two-electrode galvanostatic procedure at applied current density of 200 $mA/cm^2$ for 5 min. The porosity of samples prepared was about 80%. After formation of porous silicon, the samples were thermally oxidized at $100^{\circ}C$, $200^{\circ}C$, $300^{\circ}C$, and $400^{\circ}C$, respectively. The growth rate of $SiO_2$ layer of porous silicon was investigated by using FT-IR spectroscopy. The effect of oxidation of porous silicon was presented.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2002.04b
• /
• pp.69-72
• /
• 2002

We establish a visible light emission from porous polycrystalline silicon nano structure(PPNS). The PPNS layer are formed on heavily doped n-type Si substrate. 2um thickness of undoped polycrystalline silicon deposited using LPCVD (Low Pressure Chemical Vapor Deposition) anodized in a HF: ethanol(=1:1) as functions of anodizing conditions. And then a PPNS layer thermally oxidized for 1 hr at $900^{\circ}C$. Subsequently, thin metal Au as a top electrode deposited onto the PPNS surface by E-beam evaporator and, in order to establish ohmic contact, an thermally evaporated Al was deposited on the back side of a Si-substrate. When the top electrode biased at +6V, the electron emission observed in a PPNS which caused by field-induces electron emission through the top metal. Among the PPNSs as functions of anodization conditions, the PPNS anodized at a current density of $10mA/cm^{2}$ for 20 sec has a lower turn-on voltage and a higher emission current. Furthermore, the behavior of electron emission is uniformly maintained.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.384.1-384.1
• /
• 2014

대면적 그래핀을 합성하는 방법으로 주로 화학기상증작법, SiC 기판을 고온 열처리하는 방법 그리고 최근에는 고체소스를 활용하여 그래핀을 합성하는 방법 등이 보고되고 있다. 이에, 본 연구에서는 폴리머 용액들을 원하는 기판에 스핀코팅하여 건조시킨 후, 후 열처리 공정을 통해 그래핀을 합성하고 물성을 평가해보았다. 그래핀 합성을 위해서 사용된 폴리머 탄소원은 Vinyl계 폴리머 용액으로, polystyrene (PS), polyacrylonitrile (PAN), 그리고 polymethylmetacrylate (PMMA) 등으로 2wt%의 폴리머 용액을 $SiO_2$기판에 스핀 코팅을 하고, 그 위에 Nickel이나 Copper와 같은 catalytic metal을 capping layer로 증착하고, 고진공에서 후열처리 공정에 의해 그래핀을 성장하였다. 이때, 탄소원으로 쓰인 PS, PMMA 폴리머는 pristine graphene 합성을 위해, PAN 폴리머는 질소가 도핑된(n-type) 그래핀 합성을 위해 사용되었다. 그래핀의 물성은 폴리머 종류, 코팅된 두께, 촉매 금속층 종류와 두께, 그리고 후열처리 공정 온도와 시간에 따라서 조절이 가능하였다. 우리는 Raman spectroscopy, AFM, SEM 등을 활용하여 그래핀의 층수, 결함, 표면양상 등을 평가하였고, 또한 전사된 그래핀을 기반으로 제작된 FET의 게이트 전압에 따른 I-V 곡선을 측정하여 캐리어 종류 및 전하 이동도 등을 평가하였다. 더욱 상세한 내용은 프레젠테이션에서 논하겠다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.252-252
• /
• 2011

최근 주목받고 있는 amorphous gallium-indium-zinc-oxide (a-GIZO) thin film transistors (TFTs)는 수소가 첨가된 비정질 실리콘 TFT에 비해 높은 이동도와 뛰어난 전기적, 광학적 특성에 의해 큰 주목을 받고 있다. 또한 넓은 밴드갭을 가지므로 가시광 영역에서 투명한 특성을 보이고, 플라스틱 기판 위에서 구부러지는 성질에 의해 플랫 패널 디스플레이나 능동 유기 발광소자 (AM-OLED), 투명 디스플레이에 응용되고 있다. 뿐만 아니라, 일반적인 Poly-Si TFT는 자체적으로 가지는 결정성에 의해 대면적화 시 균일성이 좋지 못하지만 GIZO는 비정질상 이기 때문에 백플레인의 대면적화에 유리하다는 장점이 있다. 이러한 TFT를 제작하기 전, 전기적 특성에 대한 정보를 얻거나 예측하는 것이 중요한데, 이에 따라 고안된 구조가 바로 metal point contact FET (pseudo FET)이다. pseudo FET은 소스/드레인 전극을 따로 증착할 필요 없이 채널을 증착한 후, 프로브 탐침을 채널의 표면에 적당한 압력으로 접촉시켜 전하를 공급하는 소스와 드레인처럼 동작시킬 수 있다. 따라서 소스/드레인을 증착하거나 lithography와 같은 추가적인 공정을 요구하지 않아 소자의 특성을 보다 간단하고 수월하게 분석할 수 있다는 장점이 있다. 본 연구에서는 p-type 기판위에 100nm의 oxidation SiO2를 게이트 절연막으로 사용하는 a-GIZO pseudo FET를 제작하였다. 소자 제작 후, 열처리 온도에 따른 전기적 특성을 분석하였고, 열처리 조건은 30분간 N2 분위기에서 실시하였다. 열처리 후 전기적 특성 분성 결과, 450oC에서 가장 낮은 subthreshold swing 값과 게이트 전압의 더블 스윕 후 문턱 전압의 변화가 거의 없음을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.179-179
• /
• 2011

관통전극(TSV, Trough Silicon Via) 기술은 전자부품의 소형화, 고성능화, 생산성 향상을 이룰 수 있는 기술이다. Cu는 현재 배선 기술에 적용되고 있고 전기적 저항이 낮아서 TSV filling 재료로 사용된다. 하지만 확산 방지막에 의해 완벽히 감싸지지 않는다면, Cu+은 빠르게 절연막을 통과하여 Si 웨이퍼로 확산된다. 이런 현상은 절연막의 누설과 소자의 오동작 등의 신뢰성 문제를 일으킬 수 있다. 현재 TSV의 제조와 열 및 기계적 응력에 관한 연구는 활발히 진행되고 있으나 Biased-Thermal Stress(BTS) 조건하의 Cu 확산에 관한 연구는 활발하지 않는 것이 실정이다. 이를 위해 본 연구에서는 TSV용 Cu 확산 방지막 Ti에 대해 Cu+의 drift 억제 특성을 조사하였다. 실험을 위해 Cu/확산 방지막/Thermal oxide/n-type Si의 평판 구조를 제작하였고 확산 방지막의 두께에 따른 영향을 조사하기 위해 Ti의 두께를 10 nm에서 100 nm까지 변화하였으며 기존 Cu 배선 공정에서 사용되는 확산 방지막 Ta와 비교하였다. 그리고 Cu+의 drift 측정을 위해 Biased-Thermal Stress 조건(Thermal stress: $275^{\circ}C$, Bias stress: +2MV/cm)에서 Capacitance 및 Timedependent dielectric breakdown(TDDB)를 측정하였다. 그 결과 Time-To Failure(TTF)를 이용하여 Cu+의 drift를 측정할 수 있었으며, 확산 방지막의 두께가 증가할수록 TTF가 증가하였고 물질에 따라 TTF가 변화하였다. 따라서 평판 구조를 이용한 본 실험의 Cu+의 drift 측정 방법은 향후 TSV 구조에서도 적용 가능한 방법으로 생각된다.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.16 no.12S
• /
• pp.1242-1247
• /
• 2003

In order to passivate the GaAs surface, silicon-nitride films were fabricated by using laser CVD method. SiH$_4$ and NH$_3$ were used to obtain SiN films in the range of 100∼300$^{\circ}C$ on p-type (100) GaAs substrate. To determine interface characteristics of the metal-insulator-GaAs structure, electrical measurements were performed such as C-V curves and deep level transient spectroscopy (DLTS). The results show that the hysteresis was reduced and interface trap density was lowered to 1,012 ∼ 1,013 at 100 ∼ 200$^{\circ}C$. According to the study of surface leakage current, the passivated CaAs has less leakage current compared to non-passivated substrate.

• Journal of Korea Foundry Society
• /
• v.26 no.4
• /
• pp.174-179
• /
• 2006

This study aims to investigate the microstructures and mechanical properties of DCI manufactured by sand and metal mold casting. To prohibit the formation of the chill, carbon, silicon and rare earth($0{\sim}0.2\;wt%$) were controlled and temperature of metal mold was constantly kept at $160^{\circ}C$. The sizes, counts and nodularity ratios of nodules were analyzed by image analysis device. Wear test using pin-on-disc wear tester was carried out under the conditions of load 47.2N, velocity 0.4 m/s and distance 2000 m. Tensile test using Instron type testing machine was performed with velocity of 0.1 mm/min according to the KS B 0802. The formation of the chill was not observed when percentage of the carbon and silicon were 3.8 and 2.5. Mechanical properties of GCD manufactured by metal mold were better than sand casting.

• Journal of Korea Foundry Society
• /
• v.14 no.1
• /
• pp.28-34
• /
• 1994

Metallurgical-grade polycrystalline silicon was directionally solidified at growth rates of $0.2{\sim}1.0mm/min$ by using split type, reusable graphite molds which were coated with $Si_3N_4$ powder. The resultant grain sizes of the silicon ingots and the shapes of the solid/liquid(S/L) interfaces were investigated. X-ray diffraction was used to determine the preferred orientation in each of the silicon ingots. The impurity content of the silicon was analyzed and the resistivities of the ingots were measured. During the growth of an ingot, the shape of the S/L interface was concave to the silicon melt, and the resistivity decreased. The presence of Al which can be acting as a carrier, is thought to be the main factor causing such a decrease in resistivity. When a growth rate of 0.2㎜/min was used, the preferred orientation was found to be (111).