• 한국지능시스템학회논문지
• /
• 제12권5호
• /
• pp.451-461
• /
• 2002

차분 진화는 다양한 형태의 목적함수를 최적화하는데 매우 효율적인 방법임이 입증되었다 차분 진화의 가장 큰 이점은 개념적 단순성과 사용의 용이성이다. 그러나 차분 진화의 수렴성이 제어 파라미터에 매우 민감한 단점이 있다. 본 논문은 새로운 교배용 벡터 생성법과 제어 파라미터의 적응 메커니즘을 결합한 적응성 있는 차분 진화를 제안한다. 이는 수렴성을 해치지 않으면서 차분 진화를 보다 강인하게 만들며 사용이 쉽도록 해준다. 12가지 최적화 문제에 대해 제안한 방법을 시험하였다. 적응성 있는 차분 진화의 응용 사례로써 이벤트 예측을 위한 교사 클러스터링 방법을 제안한다. 이 방법을 진화에 의한 이벤트 클러스터링이라 부르며 데이터 모델링 검증에 널리 사용되는 4 가지 사례에 대해 그 성능을 시험하였다.

• 한국정보처리학회논문지
• /
• 제4권7호
• /
• pp.1759-1769
• /
• 1997

다층신경회로망의 학습방법인 오류역전도 알고리즘은 연관기억장치, 음성인식, 패턴인식, 로보틱스등과 같은 다양한 응용분야에 널리 사용되고 있다. 그럼에도 불구하고 계속 많은 논문들이 역전도 알고리즘에 대해 발표되고 있는 실정이다. 이러한 연구 동향의 주된 이유는, 뉴런 갯수와 학습 패턴의 갯수가 큰 경우에 역전도 알고리즘의 학습속도가 상당히 느리다는 사실때문이다. 본 연구에서는 가변학습율, 가변모멘텀율, 그리고 시그모이드 함수의 가변기울기를 이용한 새로운 학습속도 가속기법을 개발하였다. 학습이 수행되는 도중에, 이러한 파라메터들은 전체 오류의 변화량에 따라 연속적으로 조정되며, 제안된 기법은 기존의 역전도 알고리즘에 비해 획기적으로 학습시간을 단축시키는 결과를 보였다. 제안된 기법의 효율성을 입증하기 위하여, 처음에는 난수발생기로 생성한 이진 데이터를 이용하여 에포크(epoch) 횟수를 비교할 때 훌륭한 속도 향상을 보였으며, 또한, 기계학습(machine learning)의 벤치마크 학습자료로 많이 사용되는 이진 Monk's data, 4, 5, 6, 7비트 패리티 검사 문제와 실수 Iris data에도 적용하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2000년도 제15차 학술회의논문집
• /
• pp.470-470
• /
• 2000

This paper describes a new method of identifcation of backlash nonlinear systems by use of M-sequence correlation method. In this method, we can obtain not only Volterra kernels of up to 3rd order of the nonlinear system, but also the width of the backlash element from observing the crosscorrelation between the input and the output. Here strictly speaking, a multi-valued nonlinear system such as backlash element can not be expressed by Volterra kernel representation mathematically. But in practice, we encounter many cases where it is difficult to treat them mathematically but they can be controlled from experience. So we here dare to suppose that backlash nonlinear system can be approximated by Volterra kernel representation. Simulations are carried out on a nonlinear system consisting of linear part plus backlash element. And Volterra kernels are measured. The output calculated from the observed Volterra kernels is in good agreement wi th the actual output. And we show that we can obtain the width of backlash element, which is one of the most important parameters, by observing the maximum value of crosscorrelation function between the input M-sequence and the output.

• 대한전자공학회논문지SD
• /
• 제40권10호
• /
• pp.52-62
• /
• 2003

본 논문에서는 3치 논리 게이트, 3치 D 플립플롭과 3치 4-디지트 병렬 입력/출력 레지스터를 제안하였다. 3치 논리 게이트는 n 채널 패스 트랜지스터와 뉴런 MOS(νMOS) 임계 인버터로 구성된다. 3치 논리 게이트들은 다양한 임계 전압을 갖는 다운 리터럴 회로를 사용하였고 전송함수를 바탕으로 설계되었다. 뉴런 MOS 트랜지스터는 다치 논리 구현에 가장 적합한 게이트이고 다양한 레벨의 입력 신호를 갖는다. 3치 D 플립 플롭과 3치 레지스터는 3치 데이터를 임시로 저장할 수 있는 저장 장치로 사용할 수 있다. 본 논문에서는 3.3V의 전원 전압을 사용하였고 0.35um 공정 파라미터를 이용하여 모의 실험을 통해 그 결과를 HSPICE로 검증하였다.