• 한국전자파학회논문지
• /
• 제27권2호
• /
• pp.115-122
• /
• 2016

본 논문에서는 디지털 위성방송을 수신하기 위하여 Ku-대역 광대역 하향변환기를 설계하였다. 설계된 저 잡음 하향변환기는 잡음 정합에 의한 3단 저 잡음 증폭회로와 10.7~12.75 GHz의 입력신호를 VCO-PLL에 의한 저 위상잡음을 나타내는 4개의 국부발진주파수(9.75, 10, 10.75 및 11.3 GHz)를 형성하고, 디지털 제어에 의하여 4-대역의 IF 주파수 채널을 선택할 수 있도록 설계하였다. 개발한 저 잡음 하향 변환기의 전체 변환이득 64 dB, 저 잡음 증폭기의 잡음지수는 0.7 dB, 출력신호의 P1dB는 15 dBm, band 1 반송주파수 9.75 GHz에서 위상잡음은 -85 dBc@10 kHz를 나타내었다. 설계한 광대역 디지털 위성방송용 하향변환기(LNB)는 국제적으로 이동하는 선박 등의 위성방송용으로 사용가능하다.

• 한국전자파학회논문지
• /
• 제22권2호
• /
• pp.199-207
• /
• 2011

0.25 um SiGe BiCMOS 공정을 이용하여 Ku-대역 저잡음 증폭기가 설계 및 제작되었다. 개발된 Ku-대역 저잡음 증폭기는 BiCMOS 공정의 HBT 소자를 이용하여 설계되었으며, 9~14 GHz 대역에서 2.05 dB 이하의 잡음 지수 특성과 19 dB 이상의 이득 특성을 가지고 있다. 제조 공정과 관련되어 제공된 PDK의 부정확성 및 부족한 인덕터 라이브러리를 보완하기 위하여 p-tap 값 최적화와 인덕터의 EM 시뮬레이션 기법 등을 활용하였다. 총 2회의 제작 공정을 수행하였으며, 최종 제작된 Ku-대역 저잡음 증폭기는 $0.65\;mm{\times}0.55\;mm$의 크기로 구현되었다. 특히 최종 제작된 저잡음 증폭기의 레이아웃에서 입/출력 RF Pad와 Bias Pad 등을 제외하고 약 $0.4\;mm{\times}0.4\;mm$ 정도의 크기를 갖도록 조정되어 다기능 RFIC의 증폭단으로 활용되었다.

• 조명전기설비학회논문지
• /
• 제20권3호
• /
• pp.45-52
• /
• 2006

본 논문에서는 H-bridge cascaded 7-level 인버터로 구동되는 고압 유도전동기에서 발생하는 과도과전압 저감을 위한 LCR 필터의 효과를 분석하였다. 인버터에서 발생하는 스위칭 서지 전압은 유도전동기 입력단자에서 과도과전압을 발생시킨다. 이 과도과전압은 고압 유도 전동기의 고정자 권선에 심각한 전압스트레스를 주어 전동기 절연사고를 발생시키는 주요원인이다. 과도과전압의 영향은 저압유도 전동기 보다 고압 유도전동기에서 더욱더 심각하게 발생한다. 이러한 과도과전압을 저감하기 위한 방안으로 LCR 필터를 선택하였으며, 필터를 인버터 출력단자에 연결하여 과도과전압 스트레스와 링잉을 저감한 것을 전동기 단자에서 전압파형과 고조파 스펙트럼을 통하여 증명하였다. 시뮬레이션은 전자계과도해석 프로그램인 EMTP(Electromagnetic Transients Program)을 사용하였다.

• 한국통신학회논문지
• /
• 제38A권7호
• /
• pp.560-570
• /
• 2013

본 논문에서는 셀 간 간섭과 셀 내 사용자 간 간섭이 공존하는 two-cell 다중 안테나 하향링크 간섭 채널에서 송수신기 설계 방법을 제안한다. 우선 셀 간 간섭과 셀 내 사용자 간 간섭을 다차원 subspace에 정렬하는 zero-forcing 간섭 정렬 방법을 일반화한다. 그리고 일반화한 zero-forcing 간섭 정렬 방법에서 구한 송수신기를 "regularizing" 하는 minimum weighted-mean-square-error 기반 regularized ZF-IA 방법을 제안한다. 기존 weighted-sum-rate-maximizing 송수신기 설계 방법에 비해 제안하는 방법은 weight 를 구하는 반복 연산 과정이 필요하지 않다. 그 결과 제안하는 방법은 비록 sum-rate 최대화하도록 설계되진 않았지만, 기존의 weighted-sum-rate maximizing 방법 보다 계산 복잡도 면에서 효율적이고 더 빠른 수렴 속도를 얻을 수 있다. 다양한 분석과 실험을 통해 제안하는 regularized ZF-IA 방법의 우수성을 확인하였다. 구체적으로 반복 연산 수가 작은 경우, 제안하는 regularized ZF-IA 방법의 sum-rate 성능이 기존의 weighted-sum-rate maximizing 방법보다 SNR = 20 [dB] 에서 약 49.8 % 이상 나음을 확인할 수 있다. 더불어 채널 정보에 오차가 있는 경우 상당한 robustness를 제공하는 robust 송수신기 설계 방법도 제시한다.

• 대한전자공학회논문지SD
• /
• 제41권8호
• /
• pp.75-84
• /
• 2004

본 논문에서는 Motion JPEG2000 등의 이산 웨이블릿 기반의 고속 영상처리를 위해서 리프팅 방식의 효율적인 H/W 구조를 제안하였다. 리프팅 내부연산의 반복성을 이용하여 알고리즘 레벨에서 구조적인 사상을 적용하고 데이터 스케줄링을 이용하여 최적화되고 간략화된 리프팅 기반의 필터링 셀의 구조를 제안한다. 이를 바탕으로 (9,7) 및 (5,3) 필터를 모두 수용할 수 있는 리프팅 커널의 구조를 구현하였다. 제안된 리프팅 커널은 일정 대기지연 시간 후에 연속적으로 데이터를 출력할 수 있는 간략화된 구조를 갖고 있다. 시간적인 순서로 입력되는 데이터에 대해서 일정한 출력을 발생할 수 있기 때문에 단순히 H/W를 추가하면 병렬적인 동작을 통해서 높은 출력율을 간단히 얻을 수 있다. 본 논문에서 제안된 리프팅 커널은 ASIC 및 FPGA 환경으로 모두 구현하였는데, ASIC으로는 삼성전자의 0.35㎛ CMOS 라이브러리를 이용하여 구현하였고 FPGA은 Altera사의 APEX을 타겟으로 하였다. ASIC의 경우 리프팅 연산을 위해 41,592개의 게이트 수와 라인 버퍼링을 위한 128Kbit의 메모리를 사용하였으며, FPGA의 경우 6,520개의 LE(Logic Element)와 128개의 ESB(Embedded System Block)을 사용하였다. 각각의 경우에 대해서 125MHz와 52MHz의 속도에서 안정적으로 동작할 수 있었다.

• 한국융합학회논문지
• /
• 제3권4호
• /
• pp.35-44
• /
• 2012

본 연구에서 모사 프로그램이 6WD/6WS를 가진 특수 목적 차량의 비정상상태 코너링 성능을 조사하기 위해 개발되었다. 6WD 차량은 비포장 도로에서 작전을 수행하기 좋은 성능을 가지고 있고 안전한 성능을 가진 것으로 신뢰받고 있다. 그러나, 6WS 차량들의 코너링 성능은 관련 문헌을 통해서는 언뜻 이해가 어렵다. 본 논문에서는 6WD/6WS 차량들은 비선형 차량 동력학, 타이어 모델, 운동학적 효과 등을 포함한 18 자유도 시스템으로 모델링 되었다. 그리고 그 차량 모델은 입/출력과 차량변수가 수식화된 접근 방법으로 쉽게 변환될 수 있도록 MATLAB/SIMULINK를 사용한 모사 프로그램으로 구성되었다. 6WS 차량의 코너링 성능은 브레이크 휠과 피봇팅 각각으로 해석되었다. 모사 결과들을 보면, 코너링 성능은 전후 휠 조향 뿐만이 아니라 중간 휠 조향에 따라 좌우됨을 보여준다. 덧붙여, 새로운 6WS 제어법칙은 측면 미끄러짐 각을 최소화하기 위해 제안되었다. 차량변경 모사 결과들은 제안된 제어법칙의 6WS 차량의 장점을 보여준다.

• 한국통신학회논문지
• /
• 제27권10C호
• /
• pp.963-972
• /
• 2002

DMT 기반의 VDSL 모뎀, OFDM 방식의 DVB 모뎀 등 다중 반송파 변조 시스템에서 핵심 블록으로 사용되는 8192점 FFT/IFFT 프로세서를 설계하였다. 새로운 2단계 수렴 블록 부동점 (two-step convergent block floating-point; TS_CBFP) 스케일링 방법을 제안하여 설계에 적용하였으며, 이를 통해 FFT/IFFT 출력의 신호 대 양자화 잡음 비 (signal-to-quantization-noise ratio; SQNR)가 크게 향상되도록 하였다. 제안된 TS_CBFP 스케일링 방법은 별도의 버퍼 메모리를 사용하지 않아 기존의 방법에 비해 메모리를 약 80% 정도 감소시키며, 따라서 칩 면적과 전력소모를 크게 줄일 수 있다. 입력 10-비트, 내부 데이터와 회전인자 14-비트, 그리고 출력 16-비트로 설계된 8192점 FFT/IFFT 코어는 약 60-㏈의 SQNR 성능을 갖는다. 0.25-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과. 약 76,300 게이트와 390K 비트의 RAM, 그리고 39K 비트의 ROM으로 구현되었다. 시뮬레이션 결과, 50-MHzⓐ2.5-V로 안전하게 동작할 것으로 평가되었으며, 8192점 FFT/IFFT 연산에 약 164-$\mu\textrm{s}$가 소요될 것으로 예상된다. 설계된 코어는 Xilinx FPGA에 구현하여 정상 동작함을 확인하였다.

• 한국통신학회논문지
• /
• 제34권10A호
• /
• pp.776-783
• /
• 2009

본 논문에서는 OFDM과 같은 대용량 무선 전송방식의 베이스밴드단(Baseband) 신호처리 방식 중 직병렬/병직렬 변환기(Serial-to-Parallel/Parallel-to-Serial Converter)를 전류모드(Current-mode) 회로로 구현했을 경우 유효한 설계 기법을 제안한다. 전류모드를 이용한 OFDM(Orthogonal Frequency Division Multiplexing: 직교주파수분할다중)용 아날로그 프리에 변환(FFT) LSI의 병렬 입출력을 담당하는 전류모드 직병렬병직렬 변환기의 홀드모드(Hold mode)의 불필요한 전류를 제거할 수 있다. 이를 통해 전류모드로 구성한 아날로그 신호처리 시스템의 저소비전력을 실현하기 위해 필수적인 새로운 전류모드 직병렬/병직렬 변환기를 제시하고 설계된 칩의 측정결과가 시뮬레이션 결과와 일치하는 것을 확인하였다. 이를 통해 저전력형 대용량 무선통신 시스템의 베이스밴드단 구축이 가능한 전류모드 아날로그 시스템의 구현 가능성을 제시하였다.

• 한국전자파학회논문지
• /
• 제17권11호
• /
• pp.1058-1064
• /
• 2006

본 논문에서는 3차원 광선 추적법을 이용하여 실내 무선 MIMO 채널에서 공간적 특성들을 해석함으로써 채널 용량을 계산하고, 특정 실내 환경에서 최적화된 다중 안테나의 이격거리를 알아내는 방법을 제안한다. 우선, 가시 영역과 비가시 영역을 갖는 복도 환경에서 3차원 광선 추적법을 이용하여 전파 경로, 전송 손실 및 시간지연 확산 등의 채널 공간적 특성들을 계산하고, 시간 지연 확산 특성을 다이폴 안테나와 네트워크 분석기를 이용하여 측정한 후에 계산 값들과 비교하여 3차원 광선 추적법의 정확성을 검증한다. 그런 다음에 그 실내 환경에 다중 안테나를 갖는 송신기와 수신기를 위치시키고, 수신기 위치별로 송 수신 안테나들의 간격에 따른 전파 경로와 전송 손실을 3차원 광선 추적법을 이용하여 계산하며, 이들 계산 값을 이용하여 채널 용량을 계산한다. 이 계산을 100개의 수신 위치에서 4종류의 안테나 방향 조합을 갖는 조건들에서 안테나 간격에 따른 채널용량을 계산하고, 이들 값들을 평균하여 이 실내 환경에서의 최적의 안테나 이격 거리를 알아내었다.

• 한국정보통신학회논문지
• /
• 제16권5호
• /
• pp.1095-1101
• /
• 2012

본 논문은 DSP 제어기와 IGBT 구동기를 이용하는 조립과 공급의 자동처리를 위한 BLDC 서보 모터 제어시스템 설계를 제안한다. 조립, 공급 자동처리 시스템은 다양한 동작을 위해 서보모터의 토크, 속도, 위치 제어를 필요로한다. 본 논문은 이러한 서보제어를 벡터제어와 공간벡터 PWM 기법을 이용하여 구현한다. 제어기의 CPU 로서 PWM 파형발생기, A/D 컨버터, SPI 통신 포트 및 많은 입/출력 포트를 갖는 TMS320F240 DSP를 채택하였다. 이 제어시스템은 메인 호스트 PC 가 위로부터의 명령을 전달하고 끝단의 서보제어기의 상태들을 모니터링하는 세 개의 부 DSP시스템을 관리하는 3레벨의 계층적 구조로 이루어져 있다. 각 부 DSP 시스템은 DSP와 IPM을 사용하여 BLDC 서보모터를 제어하는 8개의 BLDC 서보모터제어부를 운영한다. 호스트 시스템과 중간의 DSP는 RS-422을 이용하여 통신하며, 주프로세서와 제어기는 SPI 포트를 이용하여 통신한다.