• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.959-962
• /
• 2009

최근 모바일 시스템은 하나의 단말로 다양한 서비스망에서의 운용을 위해 Multi-core 시스템 형태로 연구되고 있다. 따라서 하나의 단말로 WCDMA, GSM, WiBro 를 지원할 수 있는 모바일 시스템들이 출현할 것으로 예상된다. 다양한 서비스망을 지원하기 위한 모바일 시스템은 SoC(System on Chip) 기술과 더불어 하나의 칩셋으로 구현이 가능하며 그에 따른 모뎀 구조가 필요하다. 또한 하나의 단말로 서로 다른 주파수 대역에서 운용되어야 하므로 시스템의 비선형 특성과 각 주파수 대역에 따른 비선형 특성이 문제가 된다. 본 논문에서는 Multi-core 시스템의 모뎀 구조를 제안하고 시스템이 갖는 비선형 특성에 대하여 분석하였다. Multi-core 시스템의 구조는 OFDM(Orthogonal Frequency Division Multiplexing) 과 MC-CDMA(Multi Carrier-Code Division Multiple Access)를 기본 시스템으로 하여 구조를 제안하였고 시스템이 갖는 비선형 특성은 PSD(Power Spectral Density)를 이용하여 분석하였다.

• 한국전산유체공학회지
• /
• 제18권1호
• /
• pp.83-90
• /
• 2013

OpenMP is becoming more and more useful as a simple parallel processing paradigm on SMP (Shared Memory Multi-Processors) computing environment with the development of multi-core processors. However, very few data is available publically regarding the OpenMP performance in CFD (Computational Fluid Dynamics). In the present study a CFD test suite is prepared for the performance evaluation of OpenMP on various multi-core systems. The test suite is composed of two-dimensional numerical simulations for inviscid/viscous and reacting/non-reacting flows using three different levels of grid systems. One to five test runs were carried out on various systems from dual-core dual threads to 16-core 32-threads systems by changing the number of threads engaged for each test up to 80. The results exhibit some interesting results and the lessons learned from the tests would be quite helpful for the further use of OpenMP for CFD studies using multi-core processor systems.

• 정보과학회 논문지
• /
• 제44권3호
• /
• pp.223-231
• /
• 2017

본 논문에서는 최근 광범위하게 사용되고 있는 멀티 코어 환경에서의 모바일 장치의 성능에 대하여 연구하였다. 이전에 연구되어왔던 멀티 코어의 성능에 대한 분석은, 대부분 데스크톱 PC에서의 분석이었고, heterogeneous 멀티 코어에 대한 분석방법이 충분하지 않았다. 이러한 문제점을 보완하고자 homogeneous 멀티 코어의 분석 방법을 응용한 heterogeneous 멀티 코어 환경에서 성능을 분석하는 방법을 제안하였다. 본 연구에서는 이를 분석하는 데 있어서 작업의 할당에는 Size Interval Task Allocation (SITA) 기법을 사용하였고, 코어에서의 처리 방법은 Shortest Remaining Processing Time (SRPT) 기법을 사용하였다. 이 중 SITA 기법에서 가장 중요한 분석인 cutoff point에 대한 새로운 계산 방법을 제안하였고, 이를 체류 시간을 계산하는 데 사용함으로써 계산의 용이성과 정확성을 높였다. 또한, ESESC 시뮬레이터에서의 측정을 통해 분석값과 측정값에 큰 차이가 없음을 확인하였다.

• 대한임베디드공학회논문지
• /
• 제11권1호
• /
• pp.1-8
• /
• 2016

We proposed a load unbalancing scheduling method for energy-efficient multi-core embedded systems considering DVFS (Dynamic Voltage/Frequency Scaling) power consumption and task characteristics. It is a new kind of scheduler which combines load balancing and load unbalancing technique. The purpose of the method is to effectively utilize energy without much effect in performance. In this paper, we conduct experiments on energy consumption and performance using the previous load balancing and unbalancing techniques and our proposed technique. The proposed technique reduced energy consumption more than 13.7% when compared to other algorithms. As a result, the proposed technique shows low energy consumption without much decline in the performance and is adequate for energy-efficient multi-core embedded systems.

• 대한임베디드공학회논문지
• /
• 제6권4호
• /
• pp.231-241
• /
• 2011

Recently, system virtualization has been applied to consumer electronics (CE) such as smart mobile phones. Although multi-core processors have become a viable solution for complex applications of consumer electronics, the issue of utilizing multi-core resources in the virtualization layer has not been researched sufficiently. In this paper, we present a new hypervisor design and implementation for multi-core CE devices. We concretely describe virtualization methods for a multi-core processor and multi-core-related subsystems. We also analyze bottlenecks of network performance in a virtualization environment that supports multimedia applications and propose an efficient virtual interrupt distributor. Our new multi-core hypervisor improves network performance by 5.5 times as compared to a hypervisor without the virtual interrupt distributor.

• 대한임베디드공학회논문지
• /
• 제11권4호
• /
• pp.251-257
• /
• 2016

The multi-core technology has become pervasive in embedded systems. An implementation of the Doppler Beam Sharpening algorithm that improves the azimuth resolution by using doppler frequency shift is possible only in multi-core environment because of the amount of calculation. In this paper, we design of multi-core architecture for a real time implementation of DBS algorithm. And based on designed structure, we produce a DBS image on P4080 board.

• 대한임베디드공학회논문지
• /
• 제8권1호
• /
• pp.17-24
• /
• 2013

In this paper, we present a multi-core processor including multimedia specific instructions to process multimedia data efficiently in the mobile environment. Multimedia specific instructions exploit subword level parallelism (SLP), while the multi-core processor exploits data level parallelism (DLP). These combined parallelisms improve the performance of multimedia processing applications. The proposed multi-core processor including multimedia specific instructions is implemented and tested using a Xilinx ISE 10.1 tool and SoCMaster3 testbed system including Vertex 4 FPGA. Experimental results using a fire detection algorithm show that multimedia specific instructions outperform baseline instructions in the same multi-core architecture in terms of performance (1.2x better), energy efficiency (1.37x better), and area efficiency (1.23x better).

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권3호
• /
• pp.284-299
• /
• 2014

Coarse-grained reconfigurable architecture (CGRA)-based multi-core architecture aims at achieving high performance by kernel level parallelism (KLP). However, the existing CGRA-based multi-core architectures suffer from much energy and performance bottleneck when trying to exploit the KLP because of poor resource utilization caused by insufficient flexibility. In this work, we propose a new ring-based sharing fabric (RSF) to boost their flexibility level for the efficient resource utilization focusing on the kernel-stream type of the KLP. In addition, based on the RSF, we introduce a novel inter-CGRA reconfiguration technique for the efficient pipelining of kernel-stream on CGRA-based multi-core architectures. Experimental results show that the proposed approaches improve performance by up to 50.62 times and reduce energy by up to 50.16% when compared with the conventional CGRA-based multi-core architectures.

• 한국위성정보통신학회논문지
• /
• 제9권4호
• /
• pp.73-76
• /
• 2014

멀티 코어 프로세서의 보급 확산으로 최근에는 임베디드 시스템에서도 채택되고 있다. 따라서 일반적으로 대규모의 컴퓨팅과 메모리 접근을 필요로 하는 멀티미디어 응용은 멀티 코어 플랫폼 기반의 병렬화가 가능하다. 본 논문에서는 멀티 코어 CPU을 이용한 효율적 색 공간 변환을 위한 스레드 수준 병렬 기법의 성능 향상을 검증하였다. 스레드 수준 병렬화 특히 멀티 코어 프로세서기반 공유 메모리 컴퓨팅 시스템에서는 매우 유용한 병렬 처리 패러다임이 되고 있다. 본 구현에서 스레드 수준 병렬화는 각 스레드에 다른 입력 픽셀을 할당하여 실행하였다. 성능 평가를 위해 직렬 및 병렬 구현들 사이의 처리 속도의 비교에 기초하여 대표적 멀티 코어 프로세서에서 색 변환을 위한 성능 향상 정도를 평가하였다. 결과는 스레드 수준의 병렬 구현에 관계없이 다른 멀티 코어에서 전반적으로 비슷한 성능 향상의 비율을 보여주었다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제7권10호
• /
• pp.2479-2496
• /
• 2013

Increasing demand for Full High-Definition (FHD) video and Ultra High-Definition (UHD) video services has led to active research on high speed video processing. Widespread deployment of multi-core systems has accelerated studies on high resolution video processing based on parallelization of multimedia software. Even if parallelization of a specific decoding step may improve decoding performance partially, such partial parallelization may not result in sufficient performance improvement. Particularly, entropy decoding has often been considered separately from other decoding steps since the entropy decoding step could not be parallelized easily. In this paper, we propose a parallelization technique called Integrated Multi-Threaded Parallelization (IMTP) which takes parallelization of the entropy decoding step, with other decoding steps, into consideration in an integrated fashion. We used the Simultaneous Multi-Threading (SMT) technique with appropriate thread scheduling techniques to achieve the best performance for the entire decoding step. The speedup of the proposed IMTP method is up to 3.35 times faster with respect to the entire decoding time over a conventional decoding technique for H.264/AVC videos.