• Current Photovoltaic Research
• /
• 제4권3호
• /
• pp.124-129
• /
• 2016

Recently industry has voiced a need for optimally designing the production process of low-cost, high-quality ingots by improving productivity and reducing production costs with the Czochralski process. Crystalline defect control is important for the production of high-quality ingots. Also oxygen is one of the most important impurities that influence crystalline defects in single crystals. Oxygen is dissolved into the silicon melt from the silica crucible and incorporated into the crystalline a far larger amount than other additives or impurities. Then it is eluted during the cooling process, there by causing various defect. Excessive quantities of oxygen degrade the quality of silicone. However an appropriate amount of oxygen can be beneficial. because it eliminates metallic impurities within the silicone. Therefore, when growing crystals, an attempt should be made not to eliminate oxygen, but to uniformly maintain its concentration. Thus, the control of oxygen concentration is essential for crystalline growth. At present, the control of oxygen concentration is actively being studied based on the interdependence of various factors such as crystal rotation, crucible rotation, argon flow, pressure, magnet position and magnetic strength. However for methods using a magnetic field, the initial investment and operating costs of the equipment affect the wafer pricing. Hence in this study simulations were performed with the purpose of producing low-cost, high-quality ingots through the development of a process to optimize oxygen concentration without the use of magnets and through the following. a process appropriate to the defect-free range was determined by regulating the pulling rate of the crystals.

• 센서학회지
• /
• 제12권5호
• /
• pp.199-204
• /
• 2003

본 논문에서는 Ta-N 스트레인게이지를 이용한 극한 환경용 세라믹 박막형 압력센서의 제작 및 특성에 관하여 연구하였다. 압력감지부로 Ta-N 스트레인게이지를 사용하였으며, SDB(Si-wafer Direct Bonding)와 전기화학적 식각정지법을 이용하여 매몰 cavity를 가지는 저가격 고수율의 Si 박막 다이어프램을 제작하였다. 또한, 실리콘 박막 다이어프램상에 박막형 스트레인게이지를 형성하여 세라믹 박막형 압력센서를 제작하였다. 제작된 세라믹 박막형 압력 센서는 기존의 스트레인 게이지를 이용한 로드셀에 비해서 온도특성이 우수하고 재현성, 소형화, 집적화 및 저가격화가 가능하기 때문에 고온, 고압 등의 각한 환경에서도 사용이 가능할 것으로 기대된다.

• 한국진공학회지
• /
• 제16권3호
• /
• pp.205-209
• /
• 2007

Atomic layer deposition(ALD)를 이용하여 Si와 soda lime glass 기판 위에 ZnO 박막을 증착하였다. 기판의 온도는 비교적 저온인 $130^{\circ}C{\sim}150^{\circ}C$를 채택하였다. 증착결과 단위 cycle 당 $2.72{\AA}$이 증착되어 균일한 박막이 증착되었음이 확인되었다. 증착된 박막의 결정성을 X-ray diffraction(XRD)으로 조사해본 결과 비교적 저온에서도 (100)과 (101)방향의 성장이 우세하였다. 또 Auger electron spectroscopy(AES)로 분석해본 결과 불순물이 없는 순도 높은 박막이 성장되었음을 알 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.196-197
• /
• 2010

NAND형 charge trap flash (CTF) non-volatile memory (NVM) 소자가 30nm node 이하로 고집적화 되면서, 기존의 SONOS형 CTF NVM의 tunnel barrier로 쓰이는 SiO2는 direct tunneling과 stress induced leakage current (SILC)등의 효과로 인해 data retention의 감소 등 물리적인 한계에 이르렀다. 이에 따라 개선된 retention과 빠른 쓰기/지우기 속도를 만족시키기 위해서 tunnel barrier engineering (TBE)가 제안되었다. TBE NVM은 tunnel layer의 전위장벽을 엔지니어드함으로써 낮은 전압에서 전계의 민감도를 향상 시켜 동일한 두께의 단일 SiO2 터널베리어 보다 빠른 쓰기/지우기 속도를 확보할 수 있다. 또한 최근에 각광받는 high-k 물질을 TBE NVM에 적용시키는 연구가 활발히 진행 중이다. 본 연구에서는 Si3N4와 HfAlO (HfO2 : Al2O3 = 1:3)을 적층시켜 staggered의 새로운 구조의 tunnel barrier Capacitor를 제작하여 전기적 특성을 후속 열처리 온도와 방법에 따라 평가하였다. 실험은 n-type Si (100) wafer를 RCA 클리닝 실시한 후 Low pressure chemical vapor deposition (LPCVD)를 이용하여 Si3N4 3 nm 증착 후, Atomic layer deposition (ALD)를 이용하여 HfAlO를 3 nm 증착하였다. 게이트 전극은 e-beam evaporation을 이용하여 Al를 150 nm 증착하였다. 후속 열처리는 수소가 2% 함유된 질소 분위기에서 $300^{\circ}C$와 $450^{\circ}C$에서 Forming gas annealing (FGA) 실시하였고 질소 분위기에서 $600^{\circ}C{\sim}1000^{\circ}C$까지 Rapid thermal annealing (RTA)을 각각 실시하였다. 전기적 특성 분석은 후속 열처리 공정의 온도와 열처리 방법에 따라 Current-voltage와 Capacitance-voltage 특성을 조사하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.390-392
• /
• 2013

본 논문에서는 투명디스플레이를 구현하기 위해 가장 주목받는 ZnO 계열의 산화물반도체의 특성에 대하여 관찰하였다. 알에프 마그네트론 스퍼터링에 의해 증착된 산화물 반도체의 광학적 특성으로부터 전기적인 신호 동작특성의 상호관계를 알아보았다. 박막내의 결합 혹은 불순물이 증가할수록 PL 특성은 장파장 특성이 우세하게 나타났다. SiOC 박막위에서는 에너지 밴드갭이 증가하면서 단파장 특성이 우세하게 나타났다. 트랜지스터의 특성은 기판의 의존도가 높게 나타났다.

• 마이크로전자및패키징학회지
• /
• 제25권4호
• /
• pp.1-7
• /
• 2018

As the performance and density of IC (integrated circuit) devices increase, power and signal integrities in the global interconnects of advanced packaging technologies are becoming more difficult. Thus, the global interconnect technologies should be designed to accommodate increased input/output (I/O) counts, improved power grid network integrity, reduced RC delay, and improved electrical crosstalk stability. This requirement resulted in the fine-pitch interconnects with a low-k dielectric in 3D packaging or wafer level packaging structure. This paper reviews an organic-inorganic hybrid material as a potential dielectric candidate for the global interconnects. An organic-inorganic hybrid material called polysiloxane can provide spin process without high temperature curing, an excellent dielectric constant, and good mechanical properties.

• 한국결정성장학회지
• /
• 제28권5호
• /
• pp.179-184
• /
• 2018

고효율 태양전지용 단결정 실리콘 웨이퍼는 쵸크랄스키 성장법으로 석영도가니 속의 실리콘 액체에서 단결정 잉곳을 성장시켜 제조된다. 석영도가니 성분 중의 하나는 산소는 실리콘 잉곳으로 유입되고, 태양전지의 전력변환 효율 저하 문제를 발생시킨다. 이러한 산소 유입을 줄이는 다양한 방법 중 하나는 히터의 모양과 구조를 변경하는 방법이 있다. 그러나 히터 구조 변경 시 단결정 실리콘 잉곳 바디 성장에 필요한 온도 분포경향에 큰 변화를 일으킨다. 따라서 본 연구에서는 쵸크랄스키 실리콘 성장에서 다양한 히터의 구조와, 히터와 석영도가니의 상대적 위치가 단결정 실리콘 잉곳 Body 성장 시의 ATC 온도와 Power 분포경향에 미치는 영향에 대하여 연구하였다. 삼중점과 히터 중심과의 위치가 가장 먼 SSH-Low가 가장 높은 ATC 온도 분포경향을 보여주었다. 또한 길이가 짧은 Short Side Heater(SSH-Up, SSH-Low)보다는 실리콘 액체를 담고 있는 석영도가니 측면의 많은 영역을 커버할 수 있는 일반 Side Heater(SH)가 가장 Power 소모 측면에서 유리하였다. 특히 본 연구 결과를 통해 고효율 태양전지용 단결정 실리콘 잉곳 성장 시 필요한 효율적인 ATC 온도를 예측할 수 있음을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권1호
• /
• pp.22-29
• /
• 2006

We demonstrate highly manufacturable Multi-channel Field Effect Transistor (McFET) on bulk Si wafer. McFET shows excellent transistor characteristics, such as $5{\sim}6 times higher drive current than planar MOSFET, ideal subthreshold swing, low drain induced barrier lowering (DIBL) without pocket implantation and negligible body bias dependency, maintaining the same source/drain resistance as that of a planar transistor due to the unique feature of McFET. And suitable threshold voltage ($V_T$) for SRAM operation and high static noise margin (SNM) are achieved by using TiN metal gate electrode.

• 한국전자파학회논문지
• /
• 제16권3호
• /
• pp.253-259
• /
• 2005

본 논문에서는 고가의 단결정 기판 대신에 저가의 실리콘 기판을 이용한 인터디지탈 구조의BaSrTiO$_{3}$(BST) 박막 가변 커패시터를 제안하였다. 저가의 실리콘 기판 위의 BST 박막은 PLD 장비를 이용하여 증착하였으며, 제작된 가변 커패시터는 4 GHz까지 측정되었다. 또한 최대 인가 전압은 50 V이며, 5 kV/cm 조건에서 약 30$\%$ 정도의 가변율을 얻는다. 저가의 실리콘 기판 위에 BST 박막을 증착, 커패시터를 구현함으로써 BST 박막을 이용한 가변 소자들을 집적화할 수 있는 가능성을 보였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.80-80
• /
• 2009

Recently, multiferroics have attracted much attention due to their numorous potentials. In this work, we attemped to utilize the multiferroics as an alternative material for ferroelectrics. Ferroelectric materials have been stadied to ferroelectric random access memories, however, some inevitable problems prevent it from inplementation. multiferroics shows a ferroelectricity and has low process temperature $BiFeO_3$(BFO) films have good ferroelectric properties but poor leakage characterization. Thus we tried, in this work, to adopt $HfO_2$ insulating layer for metal-ferroelectric-insulator-semiconductor(MFMIS) structure to surpress to leakage current. $BiFeO_3$(BFO) thin films were fabricared by using a sol-gel method on $HfO_2/Si$ structure. Ferroelectric BFO films on a p-type Si(100)wafer with a $HfO_2$ buffer layer have been fabricated to form a metal-ferroelectric-insulator-semiconductor (MFIS) structure. The $HfO_2$ insulator were deposited by using a sol-gel method. Then, they were carried out a rapid thermal annealing(RTA) furnace at $750\;^{\circ}C$ for 10 min in $N_2$. BFO films on the $HfO_2/Si$ structures were deposited by sol-gel method and they were crystallized rapid thermal annealing in $N_2$ atomsphere at $550\;^{\circ}C$ for 5 min. They were characterized by atomic force microscopy(AFM) and Capacitance-voltage(C-V) curve.