• 대한전자공학회논문지SD
• /
• 제49권7호
• /
• pp.30-38
• /
• 2012

본 논문은 mmWave OFDM-기반 WPAN 시스템을 위한 패킷 검출과 주파수 옵셋 추정 및 보정 구조를 제안하고 성능 분석 결과를 보여준다. 패킷 검출 블록은 반복된 훈련 심볼의 자기상관 관계를 이용하고 상관된 값이 일정 문턱 값을 넘을 때 패킷 시작점을 검출하는데 사용된다. 적용한 자기상관 알고리즘 구조는 기존의 패킷검출에 사용한 알고리즘에 비해 간단하게 하드웨어를 구현 할 수 있다. 주파수 옵셋 추정 구조는 기존구조와는 다른 위상 천이 처리 블록, 하드웨어 사이즈를 줄여주는 내부비트 줄임 블록 및 look-up table의 사이즈를 줄인 주파수 옵셋 조정 블록을 설계하였다. 추정된 주파수 옵셋 값은 설계한 보정 블록을 통해 수신 신호를 보정함으로써 주파수 옵셋에 대한 영향을 줄일 수 있다. 설계 검증툴을 이용한 성능 분석 결과 제안된 구조는 하드웨어 구현복잡도가 감소함을 보여 주었고 기존구조에 비하여 게이트수가 감소함을 보였다. 따라서 제안된 구조는 OFDM-기반 WPAN 시스템의 초기 동기화 과정에 적용 될 수 있고 고속 저전력 WPAN칩에 사용 될 수 있다.

• 한국통신학회논문지
• /
• 제33권2A호
• /
• pp.148-158
• /
• 2008

본 논문에서는 M-ary 변조 방식을 사용하는 적응형 전송 시스템에서 효율적으로 사용할 수 있는 신호 대 잡음비 추정 알고리즘 및 하드웨어 구현 결과를 소개한다. 본 논문에서는 제안된 방식을 차세대 위성방송 규격인 DVB-S2 시스템에서 효과적으로 동작할 수 있도록 설계된 결과를 소개하며, 본 논문에서 제안된 방식은 향후 적응형 전송 방식을 사용하는 다른 디지털 통신 시스템에서도 용이하게 적용이 가능하다. 제안된 알고리즘은 수신신호의 분포에 대한 이론적 배경을 바탕으로 설계된 룩업테이블을 이용하여, 하드웨어 구현시 두 개의 비교기와 카운터를 이용하여 신호 대 잡음비 추정이 가능하다. 따라서, 제안된 알고리즘에 의해 고안된 하드웨어는 복잡도가 현저히 낮으면서도 높은 정확도를 가진다. 본 논문에서 살펴본 시뮬레이션 결과에 따르면 제안된 추정기는 DVB-S2 시스템에서 규정된 신호대 잡음비 추정 범위 내에서 약 1 dB의 추정오류를 만족하기 위하여 수 백 개의 샘플만을 필요로 한다.

• 대한전자공학회논문지SP
• /
• 제45권6호
• /
• pp.1-8
• /
• 2008

이 논문은 다중참조 및 가변블록 움직임 추정의 연산량을 효율적으로 줄이기 위해 세 가지 참조영상 선택 방법들을 소개한다. 제안된 RSP (Reference Selection Pass) 방법은 참조영상 선택의 부가적인 연산을 최소화 할 수 있고 MFS (Modified Frame Selection) 방법은 참조영상 선택 과정 중 영상의 움직임을 고려하여 참조영상 선택 시 연산 횟수를 기존 방식에 비해 17% 감소시킨다. 또한 TPRFS (Two Pass Reference frame Selection) 방법은 H.264/AVC에서 요구하는 가변블록 움직임 추정을 지원하기 위한 부가적인 연산을 블록 크기에 따라 선택되는 참조영상의 특성을 이용하여 최소화 한다. 실험 결과 제안한 방식은 기존의 방식에 비해 화질의 열화 없이 50% 이상의 움직임 추정의 연산량을 감소시킬 수 있다. 또한 제안한 참조영상 선택 방법은 움직임 추정의 주된 연산인 블록정합 단계와 별개로 수행이 되기 때문에 기존의 어떠한 단일참조 고속 움직임 탐색 방법과도 같이 사용되어 효율적으로 다중참조 및 가변블록 움직임 추정 연산을 지원 할 수 있다.

• 문화기술의 융합
• /
• 제3권1호
• /
• pp.35-41
• /
• 2017

스마트폰 기반 IT지원 프로그램 개발에 대한 요구들은 첫째 스마트폰 운영체제에 따라 각각 별도의 개발이 필요하여 개발기간에 많은 시간이 소요되며 둘째 자체개발이 어려울 경우 외주개발에 대한 고비용 확보가 어려운 이유로 개발이 어려운 상황으로 앱 개발 생산성을 향상에도 큰 문제로 작용하고 있다. 본 논문에서 제안하는 스마트 앱 개발 자동화는 자동화된 앱 개발 생산성을 바탕으로 구글의 안드로이드마켓과 애플의 앱스토어의 성과를 단기간에 능가하고 글로벌 1위의 앱마켓 구현을 달성하기 위한 비즈니스 전략이다. 부가적으로 앱 개발에 대한 파격적인 저가격 정책과 글로벌 온라인 마케팅활동을 전개하여 예산, 범위, 난이도, 규모 등과 관계없이 앱 기반 비즈니스용 프로그램 개발을 수행한다.

• 대한원격탐사학회:학술대회논문집
• /
• 대한원격탐사학회 2002년도 Proceedings of International Symposium on Remote Sensing
• /
• pp.587-592
• /
• 2002

A new digital correlator fur an airborne synthetic aperture radiometer was designed in order to replace the conventional analog correlator unit which will become very complicated while the number of channels is increasing. The digital correlator uses digital IQ demodulator instead of the intermediate frequency (IF) phase shifter to make the correlation processing performed digitally at base band instead of analogly at IF. This technique has been applied to the digital receiver in softradio. The down-converted IF signals from each pair of receiver channels become low rate base-band digital signals after under-sampled, Digitally Down-Converted (DDC), decimated and filtered by FIR filters. The digital signals are further processed by two digital multipliers (complex correlation), the products are integrated by the integrators and finally the outputs from the integrators compose of the real part and the imaginary part of a sample of the visibility function. This design is tested by comparing the results from digital correlators and that from analog correlators. They are agreed with each other very well. Due to the fact that the digital correlators are realized with the help of Analog-Digital Converter (ADC) chips and the FPGA technology, the realized volume, mass, power consumption and complexity turned out to be greatly reduced compared with that of the analog correlators. Simulations show that the resolution of ADC has an influence on the synthesized antenna patterns, but this can be neglected if more than 2bit is used.

• 한국항행학회논문지
• /
• 제22권6호
• /
• pp.675-680
• /
• 2018

본 논문에서는 RCE (restricted coulomb energy) 신경망을 이용한 손동작 인식기를 제안하고, 이의 실시간 학습 및 인식을 위한 하드웨어 구현 결과를 제시한다. RCE 신경망은 네트워크 구조가 학습에 따라 유동적이며, 학습 알고리즘이 여타 신경망에 비해 비교적 간단하기 때문에 실시간 학습 및 인식이 가능하므로 손동작 인식기에 적합한 장점을 갖는다. FPGA기반 검증 플랫폼을 사용하여 3D 숫자 데이터 셋을 생성하였으며, 설계된 손동작 인식기는 3D 숫자 데이터 셋에 대해 98.8%의 인식 정확도를 나타냈다. 제안된 손동작 인식기는 Intel-Altera cyclone IV FPGA기반 구현 결과, 26,702개의 logic elements로 구현 가능함을 확인하였으며, 70MHz의 동작 주파수로 실시간 학습 및 인식 결과에 대한 검증을 수행하였다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제15권7호
• /
• pp.2513-2530
• /
• 2021

With the fast development of information and communication technologies, video streaming services and applications are increasing rapidly. However, the network condition is volatile. In order to provide users with better quality of service, it is necessary to develop an accurate and low-complexity model for Quality of Experience (QoE) prediction of time-varying video. Memory effects refer to the psychological influence factor of historical experience, which can be taken into account to improve the accuracy of QoE evaluation. In this paper, we design subjective experiments to explore the impact of Short-Term Memory (STM) on QoE. The experimental results show that the user's real-time QoE is influenced by the duration of previous viewing experience and the expectations generated by STM. Furthermore, we propose analytical models to determine the relationship between intrinsic video quality, expectation and real-time QoE. The proposed models have better performance for real-time QoE prediction when the video is transmitted in a fluctuate network. The models are capable of providing more accurate guidance for improving the quality of video streaming services.

• Nuclear Engineering and Technology
• /
• 제54권7호
• /
• pp.2444-2452
• /
• 2022

The field-programmable gate array (FPGA) is gaining popularity in industrial automation such as nuclear power plant instrumentation and control (I&C) systems due to the benefits of having non-existence of operating system, minimum software errors, and minimum common reason failures. Separate functions can be processed individually and in parallel on the same integrated circuit using FPGAs in comparison to the conventional microprocessor-based systems used in any plant operations. The use of FPGAs offers the potential to minimize complexity and the accompanying difficulty of securing regulatory approval, as well as provide superior protection against obsolescence. Wireless sensor networks (WSNs) are a new technology for acquiring and processing plant data wirelessly in which sensor nodes are configured for real-time signal processing, data acquisition, and monitoring. ZigBee (IEEE 802.15.4) is an open worldwide standard for minimum power, low-cost machine-to-machine (M2M), and internet of things (IoT) enabled wireless network communication. It is always a challenge to follow the specific topology when different Zigbee nodes are placed in a large network such as a plant. The research article focuses on the hardware chip design of different topological structures supported by ZigBee that can be used for monitoring and controlling the different operations of the plant and evaluates the performance in Vitex-5 FPGA hardware. The research work presents a strategy for configuring FPGA with ZigBee sensor nodes when communicating in a large area such as an industrial plant for real-time monitoring.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2013년도 춘계학술대회
• /
• pp.214-215
• /
• 2013

기업들의 경쟁이 지역적, 시간적 제약을 벗어나 세계화 되고 있는 현재, 고객 서비스 향상과 물류비용절감을 위해 효율적인 물류시스템을 구축하고 운영하는 것에 많은 노력을 기울이고 있는 실정이다. 따라서 기업들이 공동화지역을 이루어 비용 경쟁력을 가질 수 있는 친환경 산업단지의 필요성이 증대되고 있는 실정이다. 이러한 물류단지를 구축하기 위해서는 적절한 정책과 화물수송 공동화를 통한 물류시스템이 필요하다. 특히, 산업 단지내 물류시스템의 체계구축을 통한 효율적인 운영은 물류도시의 저비용 친환경적인 측면에서 매우 중요하다. 적절한 운영모델이 네트워크에 활용되면 집화된 수송량이 보다 적절한 수단들과 기술들에 의해 수송되기 때문에 효율성이 제고될 수 있다. 그러나 이러한 장점에도 불구하고 문제의 복잡성 등으로 인하여 네트워크 설계 연구는 활발하게 수행되지 않았다. 따라서 본 연구에서는 물류체계를 분석하고 분석내용을 바탕으로 물류단지의 모형화를 위한 기본설정 및 시뮬레이션을 통한 운영모형을 제시함으로서 물류산업단지의 기반구축 자료를 제시하는데 목적이 있다.

• 대한전자공학회논문지SD
• /
• 제48권4호
• /
• pp.39-50
• /
• 2011

본 논문에서는 패널 내부 인터페이스의 하나인 2세대 AiPi+의 클록-데이터 복원 회로(Clock & Data Recovery)를 제안하였다. 제안하는 클록-데이터 복원 회로의 속도는 기존 AiPi+ 보다 빠른 1.25 Gbps 로 향상되었으며 다중 위상 클록을 생성하기 위하여 Delay-Locked Loop(DLL)를 사용하였다. 본 논문에서는 패널 내부 인터페이스의 저전력, 작은 면적의 이슈를 만족하는 클록-데이터 복원 회로를 설계하였다. 매우 간단한 방법으로 자동적으로 Harmonic-locking 문제를 해결할 수 있는 주파수 검출기 구조를 제안하여 기존 주파수 검출기(Frequency Detector)의 복잡도, 전류 소모, 그리고 외부 인가에 따른 문제를 개선하였으며, 전압 제어 지연 라인(Voltage Controlled Delay Line) 에서 상승/하강 시간 차이에 따른 에지의 사라짐 현상을 막기 위해서 펄스 폭의 최대치를 제한하는 펄스 폭 오류 보정 방법을 사용하였다. 제안하는 클록-데이터 복원 회로는 CMOS 0.18 ${\mu}m$ 공정으로 제작되었으며 면적은 $660\;{\mu}m\;{\times}\;250\;{\mu}m$이고, 공급 전압은 1.8 V이다. Peak-to-Peak 지터는 15 ps, 입력 버퍼, 이퀄라이저, 병렬화기를 제외한 클록-데이터 복원 회로의 소모 전력은 5.94 mW 이다.