• 제목/요약/키워드: low-complexity design

검색결과 349건 처리시간 0.029초

유형별 슈퍼블록이 가로활력에 미치는 영향 분석 - 서울시 강남구 역삼2동을 사례로 - (A Study on Street Vitality of Two Different Types of Superblocks - With a case of Yeoksam 2-dong, Seoul -)

  • 주상민;김지엽
    • 대한건축학회논문집:계획계
    • /
    • 제35권10호
    • /
    • pp.71-82
    • /
    • 2019
  • This study tried to prove why a low-rise residential block is more vitalized than in a superblock consisted of an apartment housing complex. To do this, two adjacent superblocks in Yeoksam 2-dong were selected as a case study among superblocks of residential area in Gangnam, Seoul. It adopted the concept of 'complexity', 'Osmosis', 'Vitality' and 'Permeability' for evaluation indexes to measure street vitality. As a result, four indexes were clearly higher in low-density residential superblocks than apartment housing complex superblocks. First, the superblocks for apartment housing complexes showed a lower 'complexity' because large-scale parcels for an apartment housing complex reduces a possibility for various land uses. Second, smaller blocks improved "osmosis" compared to larger blocks, and the larger the block, the less likely it is that buildings and streets penetrate activity. Third, as the apartment complex block became larger, the number of accesses decreased. Thus, it did not provide vitality to the streets. Fourth, high permeability was shown in the low-density superblocks, while that of the superblock consisted of apartment housing complexes was very low because the entrance of the complexes entrance is closed to the public. The results of this study demonstrated that an apartment housing complex may hamper street vitality and deteriorate the quality of urban environments.

삼항 기약다항식을 이용한 GF($2^n$)의 효율적인 저면적 비트-병렬 곱셈기 (Low Space Complexity Bit Parallel Multiplier For Irreducible Trinomial over GF($2^n$))

  • 조영인;장남수;김창한;홍석희
    • 대한전자공학회논문지SD
    • /
    • 제45권12호
    • /
    • pp.29-40
    • /
    • 2008
  • 유한체 GF($2^n$) 연산을 바탕으로 구성되는 암호시스템에서 유한체 곱셈의 효율적인 하드웨어 설계는 매우 중요한 연구분야이다. 본 논문에서는 공간 복잡도가 낮은 병렬 처리 유한체 곱셈기를 구성하기 위하여 삼항 기약다항식(Trinomial) $f(x)=x^n+x^k+1$의 모듈러 감산 연산 특징을 이용하였다. 또한 연산 수행 속도를 빠르게 개선하기 위해 하드웨어 구조를 기존의 Mastrovito 곱셈 방법과 유사하게 구성한다. 제안하는 곱셈기는 $n^2-k^2$ 개의 AND 게이트와 $n^2-k^2+2k-2$개의 XOR 게이트로 구성되므로 이는 기존의 $n^2$ AND게이트, $n^2-1$ XOR 게이트의 합 $2n^2-1$에서 $2k^2-2k+1$ 만큼의 공간 복잡도가 감소된 결과이다. 시간 복잡도는 기존의 $T_A+(1+{\lceil}{\log}_2(2n-k-1){\rceil})T_X$와 같거나 $1T_X$ 큰 값을 갖는다. 최고차 항이 100에서 1000 사이의 모든 기약다항식에 대해 시간복잡도는 같거나 $1T_X(10%{\sim}12.5%$)정도 증가하는데 비해 공간 복잡도는 최대 25% 까지 감소한다.

하드웨어 복잡도를 줄인 고속 CA-CFAR 프로세서 설계 (Fast CA-CFAR Processor Design with Low Hardware Complexity)

  • 현유진;오우진;이종훈
    • 대한전자공학회논문지SP
    • /
    • 제48권5호
    • /
    • pp.123-128
    • /
    • 2011
  • 본 논문에서는 레이더의 탐지 알고리즘에 적용되는 CA-CFAR 알고리즘을 설계하였다. CFAR 알고리즘의 제곱평균 연산을 위해 근사화 기법을 사용하였으며, 고정 소수점을 이용하여 관련 연산을 처리하였다. 이러한 구조는 하드웨어 복잡도를 줄일 뿐 아니라 계산량을 감소시킬 수 있다. CFAR 연산은 슬라이딩 윈도우 기법을 기반으로 하는데, 이를 고속으로 처리하기 위해 동시 병렬 처리 가능한 다중 윈도우 방식도 제안하였다. 제안된 CA-CFAR 프로세서는 실제 FPGA를 통해 합성되어지고 구현되었다. 또한 FPGA 내에서 제공한 라이버러리를 이용한 제곱평균 연산 방법과 성능 비교를 하였다. 검증 결과 제안된 하드웨어 구조는 399MHz까지 동작가능하며, 전체 계산 시간은 약 70% 향상됨을 확인 할 수 있다.

네트워크 통합형 의료기기를 위한 안전한 상호작용 패턴과 구조적 안전성 검사 (Pattern-based Design and Safety Analysis for Networked Supervisory Medical Systems)

  • 강우철
    • 정보과학회 컴퓨팅의 실제 논문지
    • /
    • 제20권10호
    • /
    • pp.561-566
    • /
    • 2014
  • 통신기능과 상호연동가능성을 통해 의료기기들을 통합 제어함으로써 의료서비스의 효율과 환자의 안전성을 높이려는 요구가 증가하고 있다. 그러나, 네트워크와 제어컴퓨터를 통한 의료기기의 통합이 체계적이지 못할 경우 시스템의 복잡도를 크게 높이게 되며, 이는 안전사고의 위험성을 높일 가능성이 있다. 본 논문에서는 의료기기간의 안전한 상호작용 형태를 패턴으로 분류하였으며, 이를 이용하여 네트워크 통합형 의료기기의 제어 구조를 계층적으로 설계하고 안전성을 검사하는 방법을 제시한다. 제안된 기법은 Architecture Analysis and Description Language (AADL)의 플러그인으로써 구현되었다. AADL환경에서 의료기기들을 가상으로 통합하고, 이들의 구조적인 안전성 여부를 검사할 수 있게 함으로써, 실제 개발에 앞서 안전성을 검증할 수 있게 된다.

하드웨어 암호화 기법의 설계 및 성능분석 (Design and Performance Evaluation of Hardware Cryptography Method)

  • 아재용;고영웅;홍철호;유혁
    • 한국정보과학회논문지:정보통신
    • /
    • 제29권6호
    • /
    • pp.625-634
    • /
    • 2002
  • 암호화는 송수신자 사이에 메시지 전달이 비밀스럽게 이루어 질 수 있도록 보장해주는 기법이다. 이러한 암호화 알고리즘은 높은 계산량을 필요로 하며, 결과적으로 프로세서 자원을 과도하게 사용하는 문제를 가지고 있다. 이러한 문제점을 해결하기 위하여 암호화 알고리즘을 하드웨어 방식으로 구현함으로써 시스템의 부하를 줄여주는 기법이 제시되고 있다. 본 논문에서는 하드웨어 암호화 기법에 대한 설계 및 구현에 대해서 언급하고 있으며, 하드웨어 암호화 알고리즘과 소프트웨어 암호화 알고리즘에 대한 성능을 비교 분석하였다. 실험 결과에서, 계산 복잡도가 낮은 DES 알고리즘은 하드웨어 방식을 적용하여도 높은 입출력 오버헤드에 의해서 성능이 향상되지 않지만, 계산 복잡도가 높은 Triple DES는 하드웨어 방식을 적용하였을 때, 대략 2-4배 성능이 향상됨을 볼 수 있었다.

효율적인 공간 복잡도의 LFSR 곱셈기 설계 (Design of an LFSR Multiplier with Low Area Complexity)

  • 정재형;이성운;김현성
    • 한국정보보호학회:학술대회논문집
    • /
    • 한국정보보호학회 2003년도 하계학술대회논문집
    • /
    • pp.33-36
    • /
    • 2003
  • 본 논문에서는 GF(2$^{m}$ ) 상에서 효율적인 공간 복잡도를 가진 LFSR(Linear Feedback Shift Register) 구조 기반의 모듈러 곱셈기를 제안한다. 제안된 구조는 기약다항식으로 모든 계수가 1인 속성의 AOP(All One Polynomial)를 이용한다. 제안된 구조는 구조복잡도 면에서 기존의 구조들보다 훨씬 효율적이다. 제안된 곱셈기는 공개키 암호의 기본 구조로 사용될 수 있다.

  • PDF

An efficient multi-objective cuckoo search algorithm for design optimization

  • Kaveh, A.;Bakhshpoori, T.
    • Advances in Computational Design
    • /
    • 제1권1호
    • /
    • pp.87-103
    • /
    • 2016
  • This paper adopts and investigates the non-dominated sorting approach for extending the single-objective Cuckoo Search (CS) into a multi-objective framework. The proposed approach uses an archive composed of primary and secondary population to select and keep the non-dominated solutions at each generation instead of pairwise analogy used in the original Multi-objective Cuckoo Search (MOCS). Our simulations show that such a low computational complexity approach can enrich CS to incorporate multi-objective needs instead of considering multiple eggs for cuckoos used in the original MOCS. The proposed MOCS is tested on a set of multi-objective optimization problems and two well-studied engineering design optimization problems. Compared to MOCS and some other available multi-objective algorithms such as NSGA-II, our approach is found to be competitive while benefiting simplicity. Moreover, the proposed approach is simpler and is capable of finding a wide spread of solutions with good coverage and convergence to true Pareto optimal fronts.

IEEE802.11a 무선 랜 적용을 위한 시간동기 시스템 제안 (Low-complexity Timing Synchronization System for IEEE802.11a Wireless LANs)

  • 하태현;이성주;김재석
    • 한국통신학회논문지
    • /
    • 제28권11B호
    • /
    • pp.965-971
    • /
    • 2003
  • 본 논문에서는IEEE802.11a 표준 무선 랜(WLAN) 시스템에 적용하기 위한 시간동기(timing synchronization) 검색시스템을 제안한다. IEEE802.11a표준을 이용한 WLAN에서는 수신된 신호와 상관계수들과의 상호상관을 이용하여 시간동기를 검색하는데, 이때 수신단의 시간동기를 위한 상관기의 상관계수는 짧은 훈련심볼(short training symbol)을 사용한다. 본 논문에서 제안하는 시스템에서는 시간동기시스템의 복잡도를 줄이기 위해 상관기의 상관계수를 2$^{i}$ 형태를 가지는 값들로 양자화 하여 사용한다(i는 정수값). 2$^{i}$ 형태의 양자화 값을 사용하면, 상관기를 구성하는 기능 중 곱셈기능을 i-비트 쉬프터(i-bit shifter)를 이용하여 단순화시킬 수 있다. 본 논문에서는 i-비트 쉬프터와 덧셈기로 구성된 상관기를 이용한 시간동기 시스템의 성능을 검토하기 위해, 백색 가우시안 잡음(AWGN)과 레일레이 페이팅(Rayleigh fading) 채널 하에서 기존 방식들과의 성능을 비교하였다. 본 연구에서 제안한 방식과 기존 방식을 비교한 결과 기존 방식과 비슷한 성능을 유지하면서도. 기존 방식에 비 해 90%가량의 하드웨어 복잡도 감소 효과가 있음을 확인하였다.

Resource Allocation in Full-Duplex OFDMA Networks: Approaches for Full and Limited CSIs

  • Nam, Changwon;Joo, Changhee;Yoon, Sung-Guk;Bahk, Saewoong
    • Journal of Communications and Networks
    • /
    • 제18권6호
    • /
    • pp.913-925
    • /
    • 2016
  • In-band wireless full-duplex is a promising technology that enables a wireless node to transmit and receive at the same time on the same frequency band. Due to the complexity of self-interference cancellation techniques, only base stations (BSs) are expected to be full-duplex capable while user terminals remain as legacy half-duplex nodes in the near future. In this case, two different nodes share a single subchannel, one for uplink and the other for downlink, which causes inter-node interference between them. In this paper, we investigate the joint problem of subchannel assignment and power allocation in a single-cell full-duplex orthogonal frequency division multiple access (OFDMA) network considering the inter-node interference. Specifically, we consider two different scenarios: i) The BS knows full channel state information (CSI), and ii) the BS obtains limited CSI through channel feedbacks from nodes. In the full CSI scenario, we design sequential resource allocation algorithms which assign subchannels first to uplink nodes and then to downlink nodes or vice versa. In the limited CSI scenario, we identify the overhead for channel measurement and feedback in full-duplex networks. Then we propose a novel resource allocation scheme where downlink nodes estimate inter-node interference with low complexity. Through simulation, we evaluate our approaches for full and limited CSIs under various scenarios and identify full-duplex gains in various practical scenarios.