• 제목/요약/키워드: logic tool

검색결과 333건 처리시간 0.026초

모델기반 개발기술을 적용한 무인항공기 비행제어 소프트웨어 개발 (Development of UAV Flight Control Software using Model-Based Development(MBD) Technology)

  • 문정호;신성식;최승기;조신제;노은정
    • 한국항공우주학회지
    • /
    • 제38권12호
    • /
    • pp.1217-1222
    • /
    • 2010
  • 본 논문은 근접감시 무인항공기(KUS-9)의 비행제어 소프트웨어(S/W) 개발 과정과 모델기반 개발 기술 적용 결과를 다룬다. 대표적인 상용 모델기반 설계도구인 MATLAB $Simulink^{(R)}$를 활용하여 통합개발 환경을 구축하고 비행제어법칙, 운용로직, 비행 시뮬레이션 모델, HILS(Hardware-in-the-Loop Simulation) 시스템 모델을 설계하였다. 설계 과정에서 요구사항 충족을 위한 시뮬레이션 및 동료검토를 수행하고 DO-178B 검증 도구를 이용하여 모델을 검증한 후 S/W시험 도구를 통해 C코드의 무결성을 검증하였다. 탑재 소프트웨어는 두 기종의 하드웨어 및 실시간운용체제(${\mu}C$/OS-II, VxWorks)에 탑재하여 HILS시험과 비행시험을 수행하였다. 모델기반 개발 기법을 적용함으로써 S/W 재사용성과 확장성을 확보하고 자동코드생성 기술을 이용하여 고신뢰 비행제어 S/W를 단기간에 성공적으로 개발하였다.

Qplus-T내장형 인터넷 시스템에서 멀티 태스크 프로그램을 위한 원격 트레이스 디버거 (A Remote Trace Debugger for Multi-Task Programs in Qplus-T Embedded Internet System)

  • 이광용;김흥남
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제9권2호
    • /
    • pp.166-181
    • /
    • 2003
  • 최근 인터넷의 급속한 성장으로 Web TV, PDA 및 Web phone과 같은 장치들이 인터넷에 연결되기 시작하고 있다. 그러나, 이러한 장치들은 복잡한 실시간 응용 시스템을 지원하기 위해 RTOS와 같은 실시간 운영체제가 필요로 하게 되었으며, 특히, 내장형 인터넷 응용 시스템을 개발하기 위한 디버거 등과 같은 적절한 도구들의 부족으로 개발하는데 어려움을 겪고 있다. 이에, 본 논문에서는 Qplus-T 실시간 운영 체제 내장형 시스템을 위한 새로운 트레이스포인트 디버깅 도구를 제안하다. 이 도구는 타이밍 트레이스포인트들을 이용하여 실시간 응용 소프트웨어의 디버깅을 쉽게 한다. 전통적인 브레이크포인트 디버거에 비해, 이 트레이스포인트 디버거는 온라인 및 오프라인 분석을 위해 응용 프로그램의 데이터를 동적으로 수집하고 기록하는 기능을 제공한다. 그리고, 응용프로그램의 실행을 멈추거나 원래의 실행 속도에 참견이 거의 없이 실행중인 응용프로그램의 변수들에 새로운 값을 할당해 보기 위한 수단으로도 제공된다. 본 논문에서 제시하는 트레이스포인트 디버거는 Qplus-T 인터넷 응용프로그램과 같은 타겟 실시간 응용 프로그램에 수많은 모니터링 트레이스포인트들을 추가하기 위한 효과적인 방법을 제공하며, 실행 중에 응용프로 그램의 행위를 모니터하고 분석하기 위한 트레이스포인트를 설정할 수 있다. 또한, RTL(Real-Time Logic) 표현을 이용하여 타이밍 문제를 명세화하고 검출할 수 있어 기존 트레이스포인트 디버거와는 다르다.

초고층 건축공사의 리프트 수직 환승운영 최적화 방안 연구 (Study on Optimization for Construction Vertical Lifting with Transfer Operation for Super High-rise Buildings)

  • 문주용;박문서;이현수;정민혁
    • 한국건설관리학회논문집
    • /
    • 제15권6호
    • /
    • pp.53-62
    • /
    • 2014
  • 최근 세계 경제가 금융위기로부터 회복되기 시작하면서 전 세계적으로 초고층 건축공사 프로젝트가 증가하는 추세에 있다. 수직 리프트 양중은 리프트 양중 장비 대수의 제약으로 인해 초고층 건축공사 프로젝트에 있어서 전체 프로젝트의 생산성 측면에서 매우 중요한 요소이다. 특히 건물 높이가 400m 이상 되는 초고층 건축공사에서는, 리프트의 최대 운행높이로 인해 환승운영방식의 리프트 양중이 필수적이다. 환승운영방식 리프트 양중에서의 환승층 지정은 자원들의 양중 시간 단축에 많은 영향을 미친다. 본 연구에서는 AnyLogic 프로그램을 통한 이산사건 시뮬레이션 모델 구축 및 OptQuest 최적화 프로그램을 통한 메타휴리스틱 방식의 최적해 탐색으로 오전 출근시간대의 작업원 양중 시 환승층 최적화를 위한 방법을 제안하였다. 중간층을 환승층으로 지정했을 때와 비교한 결과, 최적 환승층을 지정했을 때 작업자들의 전체 양중시간이 상당히 단축되는 것으로 분석되었다. 본 연구에서 제안하는 도구를 사용 시 초고층 건축공사 프로젝트에서 작업원들의 가용 작업시간 증가를 통한 비용 절감 및 프로젝트 공기 단축이 가능할 것으로 예상된다.

건설사업의 온실가스 모니터링 시스템 개발 (Development of a Greenhouse Gas Monitoring System for Construction Projects)

  • 김태영;박희성
    • 대한토목학회논문집
    • /
    • 제34권5호
    • /
    • pp.1589-1597
    • /
    • 2014
  • 지난 수십 년간의 경제성장은 환경보다는 생산성과 효율성을 중시하며 진행되었다. 그 결과, 현재 전 세계는 인류의 생존을 위협하는 지구온난화라는 심각한 환경위기에 직면하게 되었다. 이에 따라 온실가스 감축과 지속가능한 발전을 위한 국제적 노력으로 '기후변화에 관한 UN협약(UNFCCC)'과 '교토의정서(Kyoto Protocol)'가 공식 발효되었다. 그러나 건설 산업의 노력은 에너지 저감 기술의 개발과 적용에 치중되어있다. 따라서 본 연구는 건설 산업의 온실 가스배출량을 모니터링 하기 위한 시스템을 개발하였다. 본 연구에서 제안한 모니터링 시스템은 온실가스 배출전망치와 실제배출치의 산정을 통해 단계별로 모니터링하고 이를 비교 평가한다. 이를 위해, 건설 프로젝트의 일반적인 생애주기에 따르는 온실가스 배출요인을 분석하였으며, 이를 설계도서 등 기초 데이터자료의 수집용이성, 배출계수의 구축여부를 기준으로 본 연구의 온실가스 모니터링 분석범위를 결정하였다. 또한, 사업단계별 배출량 산정방법의 구축을 통해 모니터링 시스템을 구축하였다. 본 연구의 모니터링 시스템은 설계시점에서 배출전망치 산정을 통한 친환경적인 의사결정과 실제 시공 및 운영시점에서 실제 배출치 산정을 통한 녹색건설현장 구현, 그리고 배출전망치와 실제 배출치 간의 비교 평가를 통한 녹색건설 성과평가 지원도구로 활용이 기대된다.

모순 문제 해결을 위한 의사결정트리 기반 나비 알고리즘의 개발과 적용 (Development and Application of the Butterfly Algorithm Based on Decision Making Tree for Contradiction Problem Solving)

  • 현정석;고예준;김융결;전승재;박찬정
    • 컴퓨터교육학회논문지
    • /
    • 제22권1호
    • /
    • pp.87-98
    • /
    • 2019
  • 모순에 대한 일반적인 생각은 모순을 해결 가능성이 전혀 없는 공집합이나 논리적으로 틀린 것이다. 두 가지 대안 중에서 어느 쪽도 바람직하지 못한 결과를 초래하는 딜레마는 그 안에 숨어 있는 모순을 해결해야 하므로 해결이 어렵다. 하지만 이런 특성으로 인해 역설적으로 모순 해결은 혁신적이고 창의적인 문제 해결로 간주 되어왔다. 문제의 해법을 모순 해결의 관점에서 분석하는 트리즈(TRIZ)는 그동안 컴퓨터보다는 인간의 관점에서 문제 해결 방법으로 사용되었다. 트리즈처럼 모순 해결 중심으로 문제를 분석하는 나비 모형은 문제 해결의 자동화 관점에서 기호 논리학을 이용하여 모순 문제의 유형을 분석하였다. 모순문제유형별 구체적 해결전략을 적용하기 위해 본 연구에서는 의사결정트리 기반의 나비 알고리즘을 설계하였다. 본 연구는 파이선 tkInter를 바탕으로 주어진 모순 문제의 구체적 해결전략을 찾아 사용자들에게 제시하는 시각화 도구를 개발하였다. 개발한 도구를 검증하기 위하여 중학교 3학년 학생들이 나비 알고리즘을 학습한 후, 나무지지대의 모순 문제를 분석하도록 하였다. 학생들이 새로운 해결책을 찾아 발명대회에 참가하여 대상을 받았다. 본 연구에서 개발한 의사결정트리 기반 나비 알고리즘은 문제 해결 초기에 문제의 해결공간을 체계적으로 줄여주어 시행착오 없이 모순 문제를 해결하는데 도움을 줄 수 있다.

핫가스 바이패스 및 압축기 가변속 제어에 의한 공작기계용 수냉각기의 성능 비교 (Comparison of System Performances of Hot-gas Bypass and Compressor Variable Speed Control of Water Coolers for Machine Tools)

  • 정석권;이단비;윤정인
    • 설비공학논문집
    • /
    • 제24권1호
    • /
    • pp.1-8
    • /
    • 2012
  • Recently, the needs of system performances such as working speed and processing accuracy in machine tools have been increased. Especially, the speed increment generates harmful heat at both moving part of the machine tools and handicrafts. The heat is a main drawback to progress accuracy of the processing. Hence, a cooler system to control temperature is inevitable for the machine tools. In general, two representative control schemes, hot-gas bypass and variable speed control of a compressor, have been adopted in the water cooler system. In this paper, comparisons of system performances according to the control schemes in a cooler for machine tools were conducted in detail. Each proportional-integral feedback controller for the two different control systems is designed. The system performances, especially the temperature control accuracy and coefficient of performance which is a criterion of energy saving, were mainly analyzed through various experiments using 1RT water cooler system with different two types of control scheme. These evaluations will provide useful information to choose suitable water cooler system for the engineers who design controllers of the cooler system for machine tools.

Error Feedback을 이용한 blind 알고리즘의 고속 DFE Equalizer의 설계 (Design of a high-speed DFE Equaliser of blind algorithm using Error Feedback)

  • 홍주형;박원흠;선우명훈;오성근
    • 대한전자공학회논문지TC
    • /
    • 제42권8호
    • /
    • pp.17-24
    • /
    • 2005
  • 본 논문에서는 Blind 채널 등화를 위한 error feedback 필터를 갖는 Decision Feedback Equalizer(DFE) 구조의 등화기를 설계하였다. 제안하는 등화기는 Least Mean Square(LMS) 알고리즘과 Multi-Modulus Agorithm(MMA)을 이용하였으며 64/256 QAM을 위해 설계되었다. 기존의 MMA 등화기는 두개의 transversal 필터를 이용하거나 feedforward와 feedback 필터를 이용하는 반면에 제안하는 등화기는 feedforward와 feedback 그리고 error feedback 필터를 사용하여 채널 적응 성능을 향상시켰으며 탭 수를 감소시켰다. 제안하는 구조는 $SPW^{TM}$ 툴을 이용 시뮬레이션을 수행하여 성능을 개선시킬 수 있었다. 그리고 VHDL을 이용해 시뮬레이션을 수행하였으며 논리 합성은 0.25um 셀 라이브러리를 이용하였다. 설계한 등화기는 약 19만 게이트 수와 15MHz의 동작속도를 보였다 또한 FPGA 칩을 내장한 이뮬레이션 보드를 사용하여 성능 검증을 수행하였다.

SPA 대응 기법을 적용한 이진체 위의 타원곡선 스칼라곱셈기의 하드웨어 구현 (Hardware Implementation of Elliptic Curve Scalar Multiplier over GF(2n) with Simple Power Analysis Countermeasure)

  • 김현익;정석원;윤중철
    • 대한전자공학회논문지SD
    • /
    • 제41권9호
    • /
    • pp.73-84
    • /
    • 2004
  • 본 논문에서는 하드웨어 상에 구현된 암호 프리미티브의 안전성을 위협할 수 있는 부채널 공격의 하나인 단순 전력 분석 (Simple Power Analysis)에 대응하는 알고리즘을 제안하고 이를 하드웨어로 구현하고자 한다. 제시하는 알고리즘은 기존에 알려진 대응 알고리즘보다 스칼라 곱셈 방법이 보다 효율적인 장점이 있다. 기존의 대응 알고리즘은 연산의 종속성 때문에 하드웨어의 장점인 병렬 처리 기법을 효율적으로 적용하기 어려운 단점이 존재한다. 이러한 단점을 보완코자 본 논문에서 제시하는 알고리즘은 동작 성능의 저하를 최소화하기 위해 역원 계산 시간 동안 곱셈 및 제곱 연산을 수행할 수 있도록 구성하였다. 또한 하드웨어 기술 언어인 VHDL(VHSIC Hardware Description Language)로 제안 알고리즘을 구현하여 성능 검증을 수행하였으며 이의 활용을 모색하였다. 하드웨어 합성은 Syplify pro7.0을 사용하였으며, 타겟 칩 Xillinx VirtexE XCV2000EFG1156을 대상으로 하였을 때 전체 등가 게이트는 60,608게이트, 최대 동작 주파수는 약 30Mhz로 산출되었다. 본 논문에서 제시한 스칼라 곱셈기는 전자 서명(Digital Signature), 암호화(Encryption) 및 복호화(Decryption), 키 교환(Key Exchange)등의 핵심 연산으로 사용될 수 있을 것으로 보이며, 자원 제약이 심한 Embedded-Micom 환경에 적용하였을 경우, 단순 전력 분석에 안전하면서 효율적인 연산 기능을 제공할 수 있을 것으로 보인다.

OpenRISC 프로세서와 WISHBONE 버스 기반 SoC 플랫폼 개발 및 검증 (Development and Verification of SoC Platform based on OpenRISC Processor and WISHBONE Bus)

  • 빈영훈;류광기
    • 대한전자공학회논문지SD
    • /
    • 제46권1호
    • /
    • pp.76-84
    • /
    • 2009
  • 본 논문에서는 교육적 활용과 어플리케이션 개발에 응용 가능한 SoC 플랫폼을 제안한다. 플랫폼 하드웨어는 OpenRISC 프로세서, 범용 입출력장치, 범용 직렬 인터페이스, 디버그 인터페이스, VGA/LCD 제어기 등의 주변장치와 온 칩 SRAM 및 WISHBONE 인터커넥터로 구성되며 전체 합성 가능하도록 설계 되었다. 모든 하드웨어 구조는 재구성 가능하여 매우 유연한 구조로 되어있다. 또한 개발된 SoC 플랫폼의 하드웨어/소프트웨어 디버깅과 플랫폼 상에서 구현될 소프트웨어 개발을 위해 컴파일러, 어셈블러, 디버거, 운영체제 등의 SW 개발환경이 구현 및 검증되었다. 설계된 IP와 SoC는 Verilog HDL로 기술된 테스트벤치를 이용한 모듈 수준 기능검증, 최상위 블록 수준 기능검증, ISS를 이용한 구조적, 명령어 수준 검증, FPGA 프로토타입을 이용한 시스템 수준 에뮬레이션 방법을 통해 검증되었다. 검증된 플랫폼을 이용한 멀티미디어 SoC를 Magnachip 0.18 um CMOS 라이브러리를 이용하여 ASIC으로 구현하여 91MHz의 클록 주파수에서 동작을 확인하였다.

3D feature profile simulation for nanoscale semiconductor plasma processing

  • Im, Yeon Ho
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
    • /
    • pp.61.1-61.1
    • /
    • 2015
  • Nanoscale semiconductor plasma processing has become one of the most challenging issues due to the limits of physicochemical fabrication routes with its inherent complexity. The mission of future and emerging plasma processing for development of next generation semiconductor processing is to achieve the ideal nanostructures without abnormal profiles and damages, such as 3D NAND cell array with ultra-high aspect ratio, cylinder capacitors, shallow trench isolation, and 3D logic devices. In spite of significant contributions of research frontiers, these processes are still unveiled due to their inherent complexity of physicochemical behaviors, and gaps in academic research prevent their predictable simulation. To overcome these issues, a Korean plasma consortium began in 2009 with the principal aim to develop a realistic and ultrafast 3D topography simulator of semiconductor plasma processing coupled with zero-D bulk plasma models. In this work, aspects of this computational tool are introduced. The simulator was composed of a multiple 3D level-set based moving algorithm, zero-D bulk plasma module including pulsed plasma processing, a 3D ballistic transport module, and a surface reaction module. The main rate coefficients in bulk and surface reaction models were extracted by molecular simulations or fitting experimental data from several diagnostic tools in an inductively coupled fluorocarbon plasma system. Furthermore, it is well known that realistic ballistic transport is a simulation bottleneck due to the brute-force computation required. In this work, effective parallel computing using graphics processing units was applied to improve the computational performance drastically, so that computer-aided design of these processes is possible due to drastically reduced computational time. Finally, it is demonstrated that 3D feature profile simulations coupled with bulk plasma models can lead to better understanding of abnormal behaviors, such as necking, bowing, etch stops and twisting during high aspect ratio contact hole etch.

  • PDF