• 대한전자공학회논문지SD
• /
• 제48권12호
• /
• pp.91-96
• /
• 2011

본 논문에서는 전류 모드 동작에 기반한 IEEE 802.15.4 규격을 만족하는 2.4GHz 저전력 직접 변환 송신기를 제안하고 $0.13{\mu}m$ CMOS 공정을 이용하여 구현하였다. 제안된 송신기는 디지털-아날로그 변환기, 저역통과 필터, 가변 이득 I/Q 상향 혼합기, 구동 증폭기 및 LO 버퍼를 포함하는 주파수 나누기 2회로로 구성되어 있다. 디지털-아날로그 변환기와 저역통과 필터(LPF), 가변이득 I/Q 상향 혼합기의 트랜스컨덕터 단을 하나의 전류 미러 회로로 합친 간단한 구조를 제안하여 전력 소모를 줄이면서 선형성을 향상할 수 있도록 하였다. 구동 증폭기는 캐스코드 타입의 증폭기로 제어 신호를 이용하여 이득을 조절할 수 있게 하였고, 외부 4.8GHz 신호를 받아 주파수 나누기 2 전류 모드 로직 (CML) 회로를 사용하여 2.4GHz I/Q 차동 LO 신호를 생성하도록 설계하였다. 구현한 송신기는 30dB의 이득 조정 범위를 가지면서 0dBm의 최대 출력 신호에서 33dBc의 LO 누설 성분, 40dBc의 3차 하모닉 성분의 특성을 보이며, 구현한 칩의 면적은 $1.76mm{\times}1.26mm$으로 전력소모는 1.2V 단일 전원 전압으로부터 10.2mW이다.

• 한국전자파학회논문지
• /
• 제18권6호
• /
• pp.602-611
• /
• 2007

본 연구에서는 MATLAB를 이용하여 UHF RFID 시스템의 순방향 링크를 구현하고, 구현된 모델을 통해 국내 RFID 기술 기준인 200 kHz 채널 대역폭을 만족하기 위한 순방향 디지털 필터의 설계 변수와 송신 신호의 특성을 분석하였다. 구현된 순방향 링크 모델은 PIE 소스 코딩과 디지털 송신 필터, 변조 블록, 국부 발진기 및 안테나로 구성되어 있다. 모의 실험 결과를 통해서 EPCglobal class 1 generation 2(EPCglobal C1G2) 규격의 변조 방식과 Tari값에 따른 디지털 송신 필터의 roll-off factor, 차단 주파수, 탭 수의 사용 가능 범위를 제시하였다. 또한, 각각의 변조 방식이 다중 리더 환경 및 밀집 리더 환경에 따라 EPCglobal C1G2 규격의 시간 영역 파형과 스펙트럼 마스크에 대한 만족 여부를 확인한 결과, 다중 리더 환경에서 Tari값 $6.25{\mu}sec$의 경우는 DSB/SSB-ASK 변조방식을 국내 채널 규격에 맞춰 사용하기 어렵다고 판단되었다. 따라서 본 논문은 RFID 리더 제작 시 국내 기술기준을 만족시키기 위한 설계 지침으로서 중요한 의미를 지니며, 향후 다중 리더 및 밀집 리더 환경에서 주파수 간섭 문제를 분석하기 위한 중요한 선행 연구라 판단된다.

• 한국위성정보통신학회논문지
• /
• 제5권1호
• /
• pp.58-62
• /
• 2010

본 논문에서는 갈릴레오 수신기 구조의 요구사항을 검토한 후 시뮬레이션을 통해 RF 성능 파라미터들이 갈릴레오 수신기 성능에 어떠한 영향을 주는지 알아보았다. 먼저 갈릴레오 시스템의 일반사항과 갈릴레오 수신기의 구조 및 특성에 대해 고찰하였고, 갈릴레오 수신기의 성능 분석을 위해 에질런트사의 ADS(Advanced Design System)를 이용하여 15 % EVM에 상응하는 16 dB C/N의 갈릴레오 수신기 성능 요구 규격에 초점을 맞춰 갈릴레오 수신기를 설계하였다. AGC(Automatic Gain Control) 동작을 확인하기 위해 수신 파워에 따른 출력 IF의 변화량을 확인하였으며, 일정한 IF 출력을 통해 정상적인 AGC 동작을 확인하였다. 수신기 입력 파워에 의한 성능 분석과 수신기 국부 발진기의 위상 잡음 변경에 따른 성능 열화 분석을 통해 -127 dBm의 입력 파워에서 EVM(Error Vector Magnitude) 변화를 알아보았다. 또한 AGC의 이득 범위(-2.5 dB ~ +42.5 dB)에 의해 결정된 -92 dBm ~ -139 dBm의 입력 파워에서 ADC(Analog to Digital Converter)의 비트 변경에 따른 성능 분석을 하였으며, LO의 위상 잡음이 감소하고 ADC의 비트가 증가함에 따라 EVM이 향상 됨을 알 수 있었다.