• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.23-36
• /
• 2004

밀리미터파 대역용 고속 HEMT 소자 제작 및 개발을 위하여 0.l㎛ 이하의 T-게이트 길이를 형성하기 위한 전자빔 리소그래피 공정을 분석할 수 있는 새로운 몬테 카를로 시뮬레이터를 개발하였다. 전자빔에 의한 노광 공정 모델링을 위해 전자산란에 대한 몬데 카를로 시뮬레이션에서 다층 리지스트 및 다원자 타겟 기판 구조에서 리지스트에 전이되는 에너지를 효율적으로 계산하도록 내부 쉘 전자 산란과 에너지 손실에 대해 새로이 모델링하였다. 다층 리지스트 구조에서 T-게이트 형상을 얻기 위해서 보통은 재현성 문제로 각 리지스트에 대해 각기 다른 현상액을 사용하게 되는데, 3층 리지스트 구조에서의 전자빔 리소그래피 공정을 정확하게 시뮬레이션하기 위해 각기 다른 현상 모델을 적용하였다. 본 논문에서 제안 개발된 모델을 사용하여 HEMT 소자의 전자빔 리소그래피에 의한 0.l㎛ T-게이트 형성 공정을 시뮬레이션하고 SEM 측정 결과와 비교하여 T-게이트 형성 공정을 분석하였다.

• 마이크로전자및패키징학회지
• /
• 제30권2호
• /
• pp.65-70
• /
• 2023

나노임프린트 리소그래피(Nanoimprint lithography, NIL) 공정은 패턴 형성을 위한 공정 단순성, 우수한 패턴 형성, 공정의 확장성, 높은 생산성 및 저렴한 공정 비용이라는 이유들로 인해 많은 관심을 받고 있다. 그러나, 기존의 NIL 기술들을 통해 금속 소재 상 구현할 수 있는 패턴의 크기는 일반적으로 마이크로 수준으로 제한적이다. 본 연구에서는, 다양한 두께의 금속 기판 표면에 마이크로/나노 스케일 패턴을 직접적으로 형성하기 위한 극압 임프린트 리소그래피(extremepressure imprint lithography, EPIL) 방법을 소개하고자 한다. EPIL 공정은 자외선, 레이저, 임프린트 레지스트 또는 전기적 펄스 등의 외부 요인을 사용하지 않고 고분자, 금속, 세라믹과 같은 다양한 재료의 표면에 신뢰성 있는 나노 수준의 패터닝을 가능하게 한다. 레이저 미세가공 및 포토리소그래피로 제작된 마이크로/나노 몰드는 상온에서 높은 하중 혹은 압력을 가해 정밀한 소성변형 기반 Al 기판의 나노 패터닝에 활용된다. 20 ㎛ 부터 100 ㎛까지 다양한 두께를 갖는 Al 기판 상 마이크로/나노 스케일의 패턴 형성을 보여주고자 한다. 또한, 다목적 EPIL 기술을 통해 금속 재료 표면에서 그 형상을 제어하는 방법 역시 실험적으로 증명된다. 임프린트 리소그래피 기반 본 접근법은 복잡한 형상이 포함된 금속 재료의 표면을 요구하는 다양한 소자 응용을 위한 나노 제조 방법에 적용될 수 있을 것으로 기대한다.

• 반도체디스플레이기술학회지
• /
• 제14권3호
• /
• pp.7-11
• /
• 2015

In order to protect the patterned mask from contamination during lithography process, pellicle has become a critical component for Extreme Ultraviolet (EUV) lithography technology. According to EUV pellicle requirements, the pellicle should have high EUV transmittance and robust mechanical property. In this study, silicon nitride, which is well-known for its remarkable mechanical property, was used as a pellicle membrane material to achieve high EUV transmittance. Since long silicon wet etching process time aggravates notching effect causing stress concentration on the edge or corner of etched structure, the remaining membrane is prone to fracture at the end of etch process. To overcome this notching effect and attain high transmittance, we began preparing a rather thick (200 nm) $SiN_x$ membrane which can be stably manufactured and was thinned into 43 nm thickness with HF wet etching process. The measured EUV transmittance shows similar values to the simulated result. Therefore, the result shows possibilities of HF thinning processes for $SiN_x$ EUV pellicle fabrication.

• 반도체디스플레이기술학회지
• /
• 제17권3호
• /
• pp.41-45
• /
• 2018

Two-dimensional (2D) materials have been studied extensively due to their excellent physical, chemical, and electrical properties. Among them, we report the material and device characteristics of tin disulfide ($SnS_2$). To apply $SnS_2$ as a channel layer in a transistor, $SnS_2$ channels were formed by a stripping method and a transfer method. The limitation of this method is that it is difficult to produce uniform device characteristics over a large area. Therefore, we directly deposited $SnS_2$ by atomic layer deposition (ALD) and then performed lithography. This method was able to produce devices with repeatable characteristics over a large area. However, the $SnS_2$ film was damaged by the acetone used as a photoresist (PR) developer during the lithography process, with the electrical properties of mobility of $2.6{\times}10^{-4}cm^2/Vs$, S.S. of 58.1 V/decade, and on/off current ratio of $1.8{\times}10^2$. These results are not suitable for advanced electronic devices. In this study, we analyzed the effect of acetone on $SnS_2$ and studied the device process to prevent such damage. Using polyvinyl alcohol (PVA) as a passivation layer during the lithography process, the electrical characteristics of the $SnS_2$ transistor had $2.11{\times}10^{-3}cm^2/Vs$ of mobility, 11.3 V/decade of S.S, and $2.5{\times}10^3$ of the on/off current ratio, which were 10x improvements to the $SnS_2$ transistor fabricated by the conventional method.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2008년도 추계학술대회 논문집
• /
• pp.603-604
• /
• 2008

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2009년도 춘계학술대회 논문집
• /
• pp.359-360
• /
• 2009

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2008년도 춘계학술대회 논문집
• /
• pp.941-942
• /
• 2008

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2008년도 춘계학술대회 논문집
• /
• pp.607-608
• /
• 2008

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2007년도 춘계학술대회 논문집
• /
• pp.185-186
• /
• 2007

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
• /
• pp.571-574
• /
• 2004

Symmetric closed-cell type barrier ribs of PDP were formed by capillary molding process using molds prepared by inclined UV lithography process. The effects of inclining angle of barrier ribs on the sintering shrinkage and luminance of panel were examined. The results indicate that the barrier ribs of inclined morphology affect the sintering shrinkage and luminance efficiency significantly.