• 한국컴퓨터정보학회논문지
• /
• 제20권9호
• /
• pp.1-10
• /
• 2015

In this paper, we propose a new variable latency L1 data cache architecture for multi-core processors. Our proposed architecture extends the traditional variable latency cache to be geared toward the multi-core processors. We added a specialized data structure for recording the latency of the L1 data cache. Depending on the added latency to the L1 data cache, the value stored to the data structure is determined. It also tracks the remaining cycles of the L1 data cache which notifies data arrival to the reservation station in the core. As in the variable latency cache of the single-core architecture, our proposed architecture flexibly extends the cache access cycles considering process variation. The proposed cache architecture can reduce yield losses incurred by L1 cache access time failures to nearly 0%. Moreover, we quantitatively evaluate performance, power, energy consumption, power-delay product, and energy-delay product when increasing the number of cache access cycles.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제18권5호
• /
• pp.1412-1430
• /
• 2024

The soft cancellation list (SCANL) decoding algorithm for polar codes runs L soft cancellation (SCAN) decoders with different decoding factor graphs. Although it can achieve better decoding performance than SCAN algorithm, it has high latency. In this paper, a fast simplified SCANL (Fast-SSCANL) algorithm that runs L independent Fast-SSCAN decoders is proposed. In Fast-SSCANL decoder, special nodes in each factor graph is identified, and corresponding low-latency decoding approaches for each special node is propose first. Then, syndrome check aided Fast-SSCANL (SC-Fast-SSCANL) algorithm is further put forward. The ordinary nodes satisfied the syndrome check will execute hard decision directly without traversing the factor graph, thereby reducing the decoding latency further. Simulation results show that Fast-SSCANL and SC-Fast-SSCANL algorithms can achieve the same BER performance as the SCANL algorithm with lower latency. Fast-SSCANL algorithm can reduce latency by more than 83% compared with SCANL, and SC-Fast-SSCANL algorithm can reduce more than 85% latency compared with SCANL regardless of code length and code rate.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.75-78
• /
• 2007

Mobile IP는 단말기에 이동성을 부여해 줌으로써 이동중에도 network업무를 수행할 수 있게 해주었다. 하지만 Access Router간에 이동시 발생되는 handover의 시간으로 인하여 지연과 date loss의 문제점이 발생한다. 이를 해결하기 위하여 많은 연구가 진행되고 있다. IEEE802.21에거 표준화가 진행중이 MIH(media Independent Handover)는 이종망간 handover를 지원하기 위한 프로토콜이다. NIH는 주변 망의 Layer2 정보와 Layer3 정보 등의 네트워크 정보를 사전에 획득하도록 설계되어있다. MIH의 사전정보 획득기술을 활용하면 MN(Mobile Node)에서 handover 발생시 획득해야 하는 정보를 미리 얻을 수 있고 보다 효율적으로 망을 구성할 수 있다. 본 논문은 MIPv4에서 MIH를 활용하여 MN(Mobile Node)가 handover 할 것으로 예측될 때 MIH Table를 이용하여 Handover에 사용되는 정보를 미리 구축해 둔다. 이로써 Handover가 예측될 때 L2Trigger가 가지는 Init time을 개선시키고, 나아가 짧아진 init time 으로 AR간에 보다 협소한 overlap Length를 가지고 handover를 행할 수 있음을 확인할 수 있었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 가을 학술발표논문집 Vol.31 No.2 (3)
• /
• pp.685-687
• /
• 2004

본 논문에서는 이동 인터넷 환경에서 핸드오프 시, 링크 계층 (L2) 정보를 이용하며 새로 발견한 모바일 에이전트와의 등록 절차를 L2 핸드오프 완료 후 곧바로 수행하는 로우-레이턴시 (Low-Latency) 핸드오프 방안을 제안하고 이를 구현한다. 제안한 방법은 기존 연구들에 비해 추가적인 L2 핸드오프 지연 및 별도 네트워크 구성요소를 필요로 하지 않으며 보다 일반적이고 현실적인 네트워크 환경에서 적용될 수 있는 방안이다. 실험 결과는 제안된 방법이 인프라스트럭처 (infrastructure) 모드로 설정된 무선 랜에서 모바일 IP의 핸드오프 지연을 크게 개선하여 이동 인터넷 환경의 실시간 멀티미디어 서비스에 적합함을 보여준다.

• 한국통신학회논문지
• /
• 제28권12A호
• /
• pp.991-1001
• /
• 2003

CCFH(Candidatecasting Fast Handoff) 알고리듬은 기존의 Mobile IP에 멀티캐스팅을 결합한 고속 핸드오프의 성능을 능가하며, B/W 효율성 측면에서 역시 뛰어난 성능을 보이는 새로운 핸드오프 방법이다. 이 알고리듬은 L2 정보를 이용, L2 핸드오프가 발생하기 전 미리 멀티캐스팅하여 L3 핸드오프 지연을 타 방법에 비해 획기적으로 줄인다. 본 논문에서는 제안된 핸드오프 방법을 소개하고, 기존 MIP(Mobile IP)의 기본적인 핸드오프 방법뿐만 아니라 다른 핸드오프 방법들과의 비교 분석을 통하여 제안된 방법의 성능이 우수함을 확인한다.

• International Journal of Contents
• /
• 제4권3호
• /
• pp.29-34
• /
• 2008

Fast handover is essential to support seamless multicast service in MIPv6. To reduce handover latency of multicast, there are two handover mechanisms, one is M-FMIP that prepares fast L3 handover before L2 handover and the other is M-HMIP that performs local area mobile multicast management. This paper proposes M-FHMIP that integrates an advantage of M-FMIP and M-HMIP, and analyzes the multicast handover latency.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권1호
• /
• pp.80-90
• /
• 2016

Thanks to superior leakage energy efficiency compared to SRAM cells, STTRAM cells are considered as a promising alternative for a memory element in on-chip caches. However, the main disadvantage of STTRAM cells is high write energy and latency. In this paper, we propose a low-cost write filter (WF) cache which resides between the load/store queue and STTRAM-based L1 data cache. To maximize efficiency of the WF cache, the line allocation and access policies are optimized for reducing energy consumption of STTRAM-based L1 data cache. By efficiently filtering the write operations in the STTRAM-based L1 data cache, our proposed WF cache reduces energy consumption of the STTRAM-based L1 data cache by up to 43.0% compared to the case without the WF cache. In addition, thanks to the fast hit latency of the WF cache, it slightly improves performance by 0.2%.

• IEIE Transactions on Smart Processing and Computing
• /
• 제4권2호
• /
• pp.78-82
• /
• 2015

General-purpose graphics processing units (GPGPUs) provide tremendous computational and processing power. Despite the latency hiding mechanism, a GPU architecture requires high memory bandwidth and lower latency between computational units and the memory system. For this reason, the current GPU architecture has private L1 caches in each core and a shared L2 cache to increase performance by reducing memory latency. But in some cases, this CPU-like cache design is not suitable for GPGPUs. In this paper, we analyze detailed cache performance related to GPGPU application characteristics, and suggest technical alternatives for the GPGPU architecture as future work.

• 인터넷정보학회논문지
• /
• 제5권3호
• /
• pp.25-33
• /
• 2004

Mobile IP Low Lattency Handoffs(1)는 Mobile IP 등록 요청 절차를 처리하는데 발생하는 지연을 최소화시켜 실시간 서비스를 가능하게 해준다. 그러나 인증, 권한 검증, 과금을 지원하는 AAA 기반의 Mobile IP 망에서는 매 지역등록이 일어날 때마다 새로운 세션 및 세션 키가 필요하며, 이를 위해 홈 망까지 등록 절차가 수행되어야 한다. 이로 인해, 이동 노드 재인증 절차와 방문 망에서 홈 망까지의 트랜잭션으로 인한 통신 지연이 발생한다. 이러한 지연을 줄이기 위해서 본 논문에서는 홈 망의 AAA 서버를 관여시키지 않고, 이전에 할당된 세션 키를 재사용하여 Low Latency Handoffs를 수행하는 기법을 제안한다. 이 기법에서는 이전 방문 에이전트와 새로운 방문 에이전트가 세션 키를 교환하는 단계에서 발생하는 보안 취약점을 해결하기 위하여 게이트웨이 방문 에이전트를 신뢰한 수 있는 제 3자 역할을 수행하도록 하고 이를 통해 키를 공유한다. 제안한 기법에 의하면 홈 망까지의 트랜잭션이 필요없고, 세션 키의 기밀성과 무결성이 보장되므로 이동 노드가 빠르고 안전하게 핸드오프를 수행할 수 있다.

• 대한의용생체공학회:의공학회지
• /
• 제17권2호
• /
• pp.221-226
• /
• 1996

Tendon reflex responses generated from mechanical stimulus had been studied for quantitative analysis of activity of tendon reflex, especially patellar tendon reflex responses are known to be a criterion for diagnosing the L3 or L4 radiculopathy. In this paper, we developed a digital signal processing system for analysis of the tendon reflex response. The system parameter, i.e., $\textit{sampling frequency, pre-amplification gain, input channel and filter bank}$ are selected by Using software switches. From the view points of flexibility, the system hardware is connected to an IBM PC for analyzing the tendon reflex parameters, amplitude, latency duration We applied the proposed system to the analysis of the patellar tendon reflex reponses. In the experiment, we measured latency, duration, amplitude of the reflex action potentials generated from vastus medialis, vastus lateralis and rectus femoris that compose quadriceps, and the measured data are analyzed througll the ANOVA test which has 5% significant level. As a result, we showed that the mean amplitude of reflex action potential at the vastus lateralis is larger than any other muscle and the mean latency of the reflex action potential at the rectus femoris is shorter than any other muscle.