• 제목/요약/키워드: jitter multiplex

검색결과 3건 처리시간 0.016초

두가지 영상의 교차개념을 도입한 영상설치작품 - 상 공간의 틈새2 - (An image used by cross concept of two images - Gap of image space2 -)

  • 조옥희;이준의;김형기
    • 디자인학연구
    • /
    • 제19권4호
    • /
    • pp.205-208
    • /
    • 2006
  • 본 작품은 jitter의 multiplex기능을 이용한 디지털 아트작품으로 두 가지 영상의 cross concept를 이용한 인터렉티브 영상 설치 작품이다. 평면스크린이 아닌 형광등을 이용하여 특수 제작한 스크린을 통해, 형광등에 비춰지는 영상과 그 틈새로 벽에 비춰지는 두 가지 영상을 보여주게 된다. 실시간으로 카메라에 의해 받아들여진 관객의 모습과 제작해 놓은 두 가지 영상은 jitter의 multiplex기능에 의한 합성과정을 거쳐 형광등 스크린에만, 또는 벽에만 비춰지게 된다. 한 영상이지만 관객의 모습은 벽과 형광등을 오가며 관객을 혼란에 빠트리게 된다. 제작한 영상과 실시간으로 입력되는 관객의 두 가지 모습은 상반, 또는 병치의 느낌으로 관객에게 다가가게 되며 그것은 인간의 이중성을 표현하게 되는 동시에 물리적인 존재공간과 우리가 느끼는 시각적 공간을 구분하여 서로 다른 지배 문법이 있다는 것을 표현하게 된다. 퍼스펙티브와 환경에 의해 왜곡되는 영상재현의 과정을 보여주기 위해 형광등으로 제작한 스크린과 cross concept의 영상을 제작 사용하였다.

  • PDF

565 Mb/s 광전송용 단국중계장치 설계에 관한 연구 (A Study on the Design of the Terminal Repeater System for 565 Mb/s Optical Fiber Transmission)

  • 유봉선;박병철
    • 한국통신학회논문지
    • /
    • 제15권10호
    • /
    • pp.829-841
    • /
    • 1990
  • 본 논문에서는 우리 나라 디지털 다중화 계위 5차군 전송속도 564.993Mb/s를 실제의 광전송 데이터 속도라 가정하고, 국내 565Mb/s 광전송시스템을 유지 보수할 뿐만 아니라 디지털 광전송용 통신망을 B.S.I.화하기 위하여, 단국중계장치에서 기존의 전송로부호들 중 최적의 전송로부호라 사료되는 mBIZ 전송로부호를 이용한 새로운 전송로 프레임 구조를 제안한다. 제안한 프레임 구조대로 565Mb/s 광전송용 단국중계장치에서 순수정보신호계열의 속도를 변환한 후 pulse stuffing 하는 방식으로 시스템 하드웨어를 실현시킨 결과, 전송 에러에 의한 연속적인 시스템 에러 파급 현상 즉, 도미노 현상을 방지할 수 있었으며, timing jitter와 동부호연속수도 억압할 수 있었다. 또한 광단국장치에서의 total BER을 10정도까지 향상시킬 수 있기 때문에 시스템 SNR을 2dB 정도 개선할 수 있었다.

  • PDF

64-위상 출력 클럭을 가지는 125 MHz CMOS 지연 고정 루프 (A 125 MHz CMOS Delay-Locked Loop with 64-phase Output Clock)

  • 이필호;장영찬
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2012년도 추계학술대회
    • /
    • pp.259-262
    • /
    • 2012
  • 본 논문에서는 125 MHz 동작 주파수에서 64개 위상의 클럭을 출력하는 지연 고정 루프 (DLL: delay-locked loop)을 제안한다. 제안된 다중 지연 고정 루프는 delay line의 선형성을 개선하기 위해 $4{\times}8$ matrix 구조의 delay line을 사용한다. CMOS multiplexer와 inverter-based interpolator를 이용하여 $4{\times}8$ matrix 기반의 delay line에서 출력된 32개 위상의 클럭으로부터 64개 위상의 클럭을 생성한다. 또한 DLL에서 harmonic lock을 방지하기 위해 클럭의 duty cycle ratio에 무관한 initial phase locking을 위한 회로가 제안된다. 제안된 지연 고정 루프는 1.8 V의 공급전압을 이용하는 $0.18-{\mu}m$ CMOS 공정에서 설계된다. 시뮬레이션된 DLL은 40 MHz에서 200 MHz의 동작 주파수 범위를 가진다. 125 MHz 동작 주파수에서 최악의 위상 오차와 jitter는 각각 +11/-12 ps와 6.58 ps이다.

  • PDF