• 제목/요약/키워드: interleaving

검색결과 257건 처리시간 0.021초

MB-OFDM 기반 UWB 시스템을 위한 효율적인 주파수 옵셋 추정기의 설계 (Design of Efficient frequency Offset Estimator for MB-OFDM based UWB Systems)

  • 김길환;정윤호;김재석
    • 한국통신학회논문지
    • /
    • 제34권3C호
    • /
    • pp.311-321
    • /
    • 2009
  • 본 논문에서는 MB-OFDM 기반 UWB 시스템을 위한 효율적인 주파수 옵셋 추정 기법을 제안한다. MB-OFDM 시스템에서 사용되는 시간-주파수 인터리빙 기법은 동일 서브 밴드 내에서 전송되는 두 OFDM 심볼간의 시간 간격을 늘어나게 한다. 이로 인해 주파수 옵셋의 추정 범위가 감소되어 시스템 성능이 열화될 뿐 아니라 저장해야 할 샘플 수가 증가하여 하드웨어 복잡도가 높아질 수 있다. 제안된 주파수 옵셋 추정 기법은 제안된 부호 검출 기법의 적용을 통하여 추정 범위를 확장시킨다. 모의실험 결과, 최대 추정 값이 기존 방식에 비해 약 30ppm 증가하는 것을 확인하였다. 또한, 세 개의 서브 밴드 중 하나에서만 주파수 옵셋을 추정하고 나머지는 관계식을 이용해 계산하는 방식으로 저장해야 할 샘플 수를 기존 방식의 약 1/3 정도로 감소시켰다. 제안된 기법이 적용된 주파수 옵셋 추정기는 하드웨어 오버 헤드를 최소화하기 위해 연산기와 메모리 유닛을 공유하는 구조로 설계되었으며 $0.13{\mu}m$ CMOS 표준 셀 라이브러리를 이용하여 약 47K 개의 논리 게이트로 합성되었다.

이진 대칭 소실 채널에서 RS, 터보 및 저밀도 패리티 검사 부호의 성능 분석 (Performance Analysis of RS, Turbo and LDPC Code in the Binary Symmetric Erasure Channel)

  • 임형택;박명종;강석근;주언경
    • 한국통신학회논문지
    • /
    • 제35권2C호
    • /
    • pp.219-228
    • /
    • 2010
  • 본 논문에서는 이진 대칭 소실 채널에서 RS 부호 터보부호 및 저밀도 패리티 검사부호의 성능을 비교 분석한다. RS 부호는 심벌 단위로 복호가 이루어지므로 평균 소실 길이가 짧아지면 소실 심벌 수가 증가하여 매우 심각한 성능열화를 보인다. 하지만 소실 길이가 길어지면 소실 심벌 수가 감소하여 오류 성능이 크게 개선된다. 이와는 달리 터보부호는 소실 길이가 증가하면 메시지와 연관된 정보를 가진 다수의 심벌들이 함께 소실되므로 반복 복호를 수행하더라도 성능이 개선되지 않는다. 저밀도 패리티 검사부호는 평균 소실 길이가 변하더라도 현격한 오류 성능의 차이가 없는 것으로 나타났다. 이는 저밀도 패리티 검사부호의 복호과정에서 발생하는 가상 인터리빙 효과에 의한 것으로 분석된다. 이로 인하여 이 부호는 RS 부호나 터보부호에 비하여 훨씬 우수한 소실 복호 성능을 보인다.

H.264/AVC을 위한 움직임 벡터 복원 방법 (Motion Vector Recovery Scheme for H.264/AVC)

  • 손남례
    • 한국콘텐츠학회논문지
    • /
    • 제8권5호
    • /
    • pp.29-37
    • /
    • 2008
  • 무선채널과 같은 저 대역폭에 비디오 스트림을 전송하기 위해서 H.264와 같은 고압축 코덱이 등장하였다. 저 대역폭으로 고압축 비디오 스트림을 전송할 경우, 패킷 손실로 인하여 화질 열화를 초래한다. 본 논문에서는 H.264 부호화 영상이 전송될 때 손실된 움직임 벡터는 주변에 인접한 움직임 벡터와 높은 상관성을 갖는다는 사실에 착안하여 시-공간적 에러 은닉(temporal-spatial error concealment) 방법을 제안한다. 이때 손실된 블록의 후보 움직임 벡터들은 손실된 블록에 인접한 움직임 벡터들을 평균 연결 알고리즘의 단점을 보완하여 후보 벡터 군을 결정한다. 패킷이 손실되는 환경에서 실험한 결과, 제안한 에러 은닉 방법은 H.264 복호기에서 사용하는 기존 에러 은닉 방법에 비하여 후보 벡터 개수가 평균적으로 1/3정도 감소로 인하여 후보벡터에 대한 왜곡 측정 계산량이 크게 감소하였다. 또한 화질에 대한 객관적 평가 기준인 PSNR은 평균적으로 기존 방법들과 거의 비슷하였다.

전력 피크 감소를 위한 스케줄링 알고리즘의 성능 평가 및 분석 (Evaluation and Analysis of Scheduling Algorithms for Peak Power Reduction)

  • 성민영
    • 한국산학기술학회논문지
    • /
    • 제16권4호
    • /
    • pp.2777-2783
    • /
    • 2015
  • 전력 피크 감소는 전력 공급자 뿐 아니라 사용자에게도 점점 중요한 기술이 되고 있다. 전기 부하 스케줄링은 기기의 주기적 작동 시간을 여러 개의 시간 조각들로 분리하고 여러 기기들에 대해 작동 시간 조각들을 통합적으로 교차 배치하여 전력 피크를 줄이는 기법이다. 본 논문에서는 부하 스케줄링 알고리즘인 EDF, LSF, TCBM, lazy 스케줄러의 성능을 분석하고 개선 방안을 제시한다. 분석을 위해 스케줄링 정책들을 분산제어 시뮬레이션 환경에서 구현하고, 실제 전력 사용 데이터를 이용한 광범위한 실험을 통해 전력 편차, 스위칭 횟수, 온도 범위 위반 비율 등의 관점에서 스케줄링 정책별 성능 특성을 논한다. 또한, 과도한 스위칭 방지를 위해 제한적 선점 기능을 제안하고 그 효과를 입증한다. 실험결과, 스케줄러 용량을 실제 전력 요구에 맞춰 설정하면 성능이 극대화됨을 확인하였으며, 스케줄링을 통해 150W 보다 큰 전력편차를 가지는 비율이 원래 21.5%에서 3.2%까지 감소함을 알 수 있었다.

광대역 CDMA WLL 시스템을 위한 변조기 채널 카드 및 VLSI 칩 설계 및 구현 (Design and Implementation of Modulator Channel Card and VLSI Chip for a Wideband CDMA Wireless Local Loop System)

  • 이재호;강석봉;조경록
    • 한국통신학회논문지
    • /
    • 제24권10A호
    • /
    • pp.1571-1578
    • /
    • 1999
  • 본 논문은 Direct Sequence Code Division Multiple Access (DS-CDMA) Wireless Local Loop (WLL) 시스템의 Radio Transceiver Unit (RTU)를 위한 변조기 채널 카드와 변조기 VLSI 칩의 설계 및 구현에 대해서 서술했다. 변조기 채널 카드는 ASIC, FPGA 그리고 DSP를 이용하여 구현하였다. 구현된 변조기 ASIC칩은 ETRI가 제안한 Common Air Interface (CAI) 규격을 따랐고, 동작주파수는 32MHz, 회로의 크기는 40,000 게이트이다. 그리고 $0.6\mu\textrm{m}$ CMOS 공정으로 제작되었다. 본 변조기 ASIC 칩은 4개의 I,Q 채널을 처리할 수 있는 구조로 되어 있고 각 채널은 콘벌루션널 코딩, 블록 인터리빙, 스크램블링, 왈쉬 카버링, Pseudo Noise (PN) 확산 그리고 기저대역 필터링 기능 등을 포함한다. 변조기 채널 카드는 WLL 시스템 내 RTU의 서브 유니트의 하나이며 구현된 변조기 ASIC 및 채널 카드는 실제 WLL 시스템에 실장되어 그 성능 및 기능 요구사항을 만족함을 확인할 수 있었다.

  • PDF

WMAN 시스템의 이중 이진 구조 터보부호 인터리버 최적화 설계 및 성능 분석 (Optimum Interleaver Design and Performance Analysis of Double-Binary Turbo Code for Wireless Metropolitan Area Networks)

  • 박성준
    • 한국시뮬레이션학회논문지
    • /
    • 제17권1호
    • /
    • pp.17-22
    • /
    • 2008
  • 이중 이진 구조의 터보부호는 우수한 성능을 기반으로 무선 도심영역네트워크(wireless metropolitan area networks, WMAN)를 포함한 각종 차세대 통신 시스템의 표준으로 채택되고 있다. 이러한 이중 이진 구조 터보부호를 구성하는 요소 중의 하나가 인터리버인데 802.16 d/e 시스템의 경우 유사정형순환(almost regular permuation, ARP) 인터리버를 사용하고 있으나 파라미터들이 최적화 되어 있지 않다. 이에 본 논문에서는 인터리빙 파라미터 최적화를 위해 인터리빙 전, 후의 공간적 거리, 스프레드, 부호어 간의 최소 거리를 고려한 세 가지 최적화 방안을 제시하고 각각의 경우에 있어서 최적의 파라미터들을 찾는다. 성능 평가를 위해 가산성 백색가우시안 잡음 환경에서 시뮬레이션을 수행하였으며 기존 파라미터에 의한 성능과 제안 방법들에 의해 최적화된 파라미터들을 적용한 성능들을 비교, 분석하였다. 제안 파라미터를 적용할 경우 블록 크기에 따라 최대 1.0 dB의 전력 이득을 얻을 수 있음을 검증하였으며, 이러한 이득은 단순한 파라미터 변경 만으로 이루어지므로 기존 시스템의 복잡도를 전혀 증가시키지 않는다.

  • PDF

시스톨릭 어레이 구조를 갖는 효율적인 n-비트 Radix-4 모듈러 곱셈기 구조 (Efficient Architecture of an n-bit Radix-4 Modular Multiplier in Systolic Array Structure)

  • 박태근;조광원
    • 정보처리학회논문지A
    • /
    • 제10A권4호
    • /
    • pp.279-284
    • /
    • 2003
  • 본 논문에서는 Montgomery 알고리즘을 기반으로 시스톨릭 어레이 구조를 이용한 효율적인 Radix-4 모듈러 곱셈기 구조를 제안한다. 제안된 알고리즘을 이용하여 모듈러 곱셈을 위한 반복의 수가 감소되었으며, 따라서 n-비트의 모듈러 곱셈을 수행하기 위하여 (3/2)n+2 클럭이 소요된다. 그러나 하드웨어의 이용도를 감안할 때 두 개의 곱셈에 대한 중첩(interleaving) 연산이 가능하며, 가장 빠른 시기에 새로운 곱셈을 시작한다면 하나의 모듈러 곱셈을 수행하기 위하여 평균 n/2 클럭이 필요하다. 제안된 구조는 시스톨릭 어레이 구조의 잇점으로 규칙성과 확장성을 갖기 때문에 효율적인 VLSI 구조로 설계하기가 용이하다. 기존의 다른 구조들과 비교하여 볼 때 제안된 구조는 상대적으로 적은 하드웨어들을 사용하여 높은 수행 속도를 보여주었다.

Interleaving Phenomena of the North Pacific Intermediate Water in the Offshore Area of the Kuroshio

  • Yang, Sung-Kee;Lee, Byung-Gul
    • 한국환경과학회지
    • /
    • 제12권5호
    • /
    • pp.521-527
    • /
    • 2003
  • To study the intruded phenomena of North Pacific Ocean around Boso peninsular, water property distribution in the adjacent seas to Japan is studied using the hydrographic data obtained by Japan Maritime Agency and Japan Fisheries Agency from 1973 to 1996, The scattering of water type in T-5 diagram is relatively small in the Kuroshio Region. Both the envelopes of saline side and of fresh side of the scattered data points shifts gradually from saline side to fresh side as the observation Line moves from southwest to northeast. In mixed water region, the scattering of water type increases rapidly as the observation line moves north; the envelope of fresh cold side moves towards fresh cold side much faster than that of saline side. This suggests that the water does not advect along the salinity minimum layer, but the salinity minimum layer can be understood as a boundary of two different waters aligned vertically, We defined the typical water masses as the Oyashio Water and the Kuroshio Water. The water mass below the salinity minimum layer may be created by isopycnal mixing of these two water masses with a fixed mixing rate. While the water mass above the salinity minimum cannot be created simply by isopycnal mixing. The salinity minimum layer may be eroded from upper side due to active minxing processes in the surface layer, while the water of the salinity minimum layer moves gradually southward. This appears to give an explanation why the thermosteric anomaly value at salinity minimun decereases towards south.

지연 축소를 위한 컴퓨터 영상회의 시스템의 시트림 동작 구조 비교 (Comparisions of stream activation mechanisms in computer based teleconferencing systems for low delay)

  • 이경희;김두현;강민규;정찬근
    • 한국정보처리학회논문지
    • /
    • 제4권2호
    • /
    • pp.363-376
    • /
    • 1997
  • 본 논문에서는 데이크탑 컴퓨터 환경하에서 영상 회의 시스템의 오디오와 비디오 데이타를 입출력하는 하드웨어 및 이를 이용하는 소프트웨어의 고도에 대해 논하고 이를 구현함에 있어 시간 지연 관점에서 스트림의 동작 방식에 대해 분석한다. 영상 회의, 원격 교육, 주문형 비디오 등의 멀티미디어 응용 서비스에 이용되어 질 수 있는 멀티미디어 입출력 처리기인 MuX는 멀티미디어 데이타의 입출력, 동기화, 접합, 분리 ,합성 등에 대한 다양한 처리 요소를 제공한다. 본 논문은 이를 조합하여 영상 회의를 구현하는 방법에 대해 기술하며, 오디오, 비디오 등의 스트림의 동작 방식을 Master click과 자체 시계를 이용하는 방식을 비교한다. 오비디오, 비디오, 스트림의 출발점 이 되는 입력부에서는 자체 시계를 이용한 방식이 Master clock을 이용하는 경우, 주기적인 요소 오디오 스트림을 채널 객체의 자체 시계로 이용하는 것이 Master clock 을 이용하는 것보다 오디오 스트림의 전송에는 지연을 줄이는 효과는 있으나 비디오 스트림의 경우에는 큰 영향을 주지 못 함을 보였다.

  • PDF

고차원변조 방식 및 고속 페이딩 전송 환경을 위한 블럭터보부호 (Block Turbo Codes for High Order Modulation and Transmission Over a Fast Fading Environment)

  • 김향광;김수영;김원용;조용훈
    • 한국통신학회논문지
    • /
    • 제37권6A호
    • /
    • pp.420-425
    • /
    • 2012
  • 오류정정부호화 방식은 일종의 타임 다이버시티 기술의 하나로써 채널에서 발생하는 잡음 및 페이딩 효과를 부호어 내의 여러 개의 비트로 분산시킴으로써 성능의 향상을 도모하는 기술이다. 따라서, 임의의 오류정정부호에 대한 성능이 극대화되기 위해서는 부호어 내의 비트 간 잡음 및 페이딩 정보가 서로 독립적이 될 수 있도록 해주는 것이 가장 바람직하다. 본 논문에서는 고차원변조 방식 및 비교적 짧은 기간의 페이딩으로 감소될 수 있는 타임 다이버시티 효과를 최대화 할 수 있는 블록터보부호를 제안한다. 본 논문에서는 특히 매우 간단한 부호 비트 할당 주소 계산식을 제안하여 외부의 별도의 인터리버 없이 성능을 극대화할 수 있도록 하였다. 본 논문에서 제시된 시뮬레이션 결과에 따르면 기존 방식에 비하여 수 dB 이상의 성능 향상 효과를 기대할 수 있다.