• 한국통신학회논문지
• /
• 제24권6B호
• /
• pp.1183-1190
• /
• 1999

본 논문에서는 MPEG-2 비디오 인코더를 ASIC 칩으로 구현할 때, 움직임추정기와 함께 대량의 하드웨어 영역을 차지하는 프레임메모리 인터페이스를 개선한 효율적인 구조를 제시한다. 이를 위해 비디오 인코더와 듀얼 뱅크를 가지는 외부 SDRAM 사이의 인터페이스를 효율적으로 처리할 수 있도록 메모리 맵을 구성하고 메모리 액세스 타이밍을 최적화하여 내부 메모리 크기와 인터페이스 로직을 줄였다. 본 설계에는 0.5 m, CMOS, TLM(Triple Layer Metal) 표준 셀 라이브러리가 사용되었으며, 하드웨어 설계 및 검증을 위해서 VHDL 시뮬레이터와 로직 합성툴이 사용되었고, 기능 검증을 위한 테스트 벡터 생성을 위해서, C 언어로 모델링한 하드웨어 에뮬레이터가 사용되었다. 개선된 프레임 메모리 인터페이스의 구조는 기존의 구조[2-3]에 비해 58% 정도의 면적이 감소했으며, 전체 비디오 인코더에 대해서는 24.3% 정도의 하드웨어 면적이 감소되어, 프레임메모리 인터페이스가 비디오 인코더 전체의 하드웨어 면적에 대단히 심각한 영향을 미친다는 것을 결과로 제시한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 춘계종합학술대회
• /
• pp.317-319
• /
• 2003

HILS(Hardware In-the Loop Simulation)은 임베디드(Embedded) 시스템의 개발과 시험에 많이 이용된다. 임베디드(Embedded) 시스템은 시스템의 운전 환경에서 쉽고, 철저하게 그리고 반복해서 시험할 수 없을 때 사용된다. HILS는 빠르고 경제적으로 제품을 개발하는데 유효하다. 또한 생산품이 생산을 시작한 후에 심각한 문제점들이 발견될 가능성을 상당히 줄여주어 생산품 개발 시간동안에 설계 최적화와 하드웨어/소프트웨어 디버깅을 실행하는데 도움을 준다. 본 연구는 Digital Governor의 성능을 확인하기 위해 스팀터빈 플랜트와 동기 발전기를 포함한 시뮬레이터를 HIL(Hardware In-the Loop Simulator)로 구현하였으며, 실시간으로 시스템의 응답을 확인할 수 있도록 소프트웨어로 구성하였다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제3권2호
• /
• pp.96-102
• /
• 2014

The embedded processor market has grown rapidly and consistently with the appearance of mobile devices. In an embedded system, the power consumption and execution time are important factors affecting the performance. The system performance is determined by both hardware and software. Although the hardware architecture is high-end, the software runs slowly due to the low quality of codes. This study compared the performance of two major compilers, LLVM and GCC on a32-bit EISC embedded processor. The dynamic instructions and static code sizes were evaluated from these compilers with the EEMBC benchmarks.LLVM generally performed better in the ALU intensive benchmarks, whereas GCC produced a better register allocation and jump optimization. The dynamic instruction count and static code of GCCwere on average 8% and 7% lower than those of LLVM, respectively.

• 한국정보전자통신기술학회논문지
• /
• 제15권2호
• /
• pp.124-133
• /
• 2022

하드웨어 기술이 발달하고 수치 모델 방식이 고도화됨에 따라 더욱 정밀한 기상예보를 진행할 수 있게 되었다. 본 논문에서는 CESM의 간소화 버전인 SCAM에 포함된 적운모수화 코드 (Unicon, Fortran)를 최적화하고 유지보수성을 증가시키기 위해 Loop Vectorization, Dependency Vectorization, Code Modernization 3가지가 결합한 Unicon Optimization 기법을 제안하고 이를 테스트 하기 위하여 SCAM 전체 실행 구조도를 제시하였다. 본 논문에서는 구축한 SCAM 실행 환경에서 논문에서 제안한 Unicon Optimization 기법을 테스트 하였고 기존 소스 코드 대비 Loop Vectorization은 3.086% Dependency Vectorization은 0.4572% 성능 향상을 이끌어 냈다. 그리고 이를 모두 적용한 Unicon Optimization의 경우 기존 소스 코드 대비 3.457%의 성능 향상을 이끌어 냈다. 이는 본 논문에서 제안한 Unicon Optimization 기법이 우수한 성능을 제공하고 있음을 입증한다.

• 한국통신학회논문지
• /
• 제25권4B호
• /
• pp.771-782
• /
• 2000

이 논문에서는 하드웨어와 소프트웨어의 통합 설계에 의한 H.263 동영상 코덱을 구현한다. 동영상의 부호화와 복호화를 실시간으로 수행하기 위해 동작 속도 및 응용성을 동시에 고려하여 H.263 코덱의 각 부분 중 어느 부분이 하드웨어 또는 소프트웨어로 구현된는 것이 바람직한지 결정하였다. 하드웨어로 구현하는 부분은 움직임 추정부 및 보상부와 메모리 제어부이고, 나머지 부분은 RISC (reduced instruction set computer) 프로세서를 사용하여 소프트웨어로 처리한다. 이 논문에서는 하드웨어 및 소프트웨어 모듈의 효과적인 구현 방법을 소개한다. 특히 하드웨어로 구현되는 움직임 추정부를 위해서 주변 움직임 변위의 상관성 및 계층적 탐색을 이용한 다수의 움직임 후보를 가지고 알고리즘을 사용하였으며, 이 알고리즘에 기반한 소면적 구조를 제안한다. 소프트웨어로 처리되는 DCT (discrete cosine transform) 부분의 최적화를 위해서 움직임 추정부에서 얻어진 SAD (sum of absolute difference) 값에 근거하여 DCT 이후 양자화된 계수들의 통계적 특성을 분류하는 기법을 사용한다. 제안된 방법을 실제 RISC 프로세서와 gate array를 이용하여 구\ulcorner하고, 그 성능이 우수함을 확인하였다.

• International Journal of Fuzzy Logic and Intelligent Systems
• /
• 제3권2호
• /
• pp.233-238
• /
• 2003

Living creatures maintain their variety through speciation, which helps them to have more fitness for an environment. So evolutionary algorithm based on biological evolution must maintain variety in order to adapt to its environment. In this paper, we utilize the concept of speciation. Each individual of population creates their offsprings using mutation, and next generation consists of them. Each individual explores search space determined by mutation. Useful search space is extended by differentiation, then population explorers whole search space very effectively. If evolvable hardware evolves through mutation, it is useful way to explorer search space because of less varying inner structure. We verify the effectiveness of the proposed method by applying it to two optimization problems.

• 대한원격탐사학회:학술대회논문집
• /
• 대한원격탐사학회 2007년도 Proceedings of ISRS 2007
• /
• pp.101-104
• /
• 2007

Efficient Query processing and optimization are critical for reducing network traffic and decreasing latency of query when accessing and manipulating sensor data of large-scale sensor networks. Currently it has been studied in sensor database projects. These works have mainly focused on in-network query processing for sensor networks and assumes homogeneous sensor networks, where each sensor network has same hardware and software configuration. In this paper, we present a framework for efficient query processing over heterogeneous sensor networks. Our proposed framework introduces query processing paradigm considering two heterogeneous characteristics of sensor networks: (1) data dissemination approach such as push, pull, and hybrid; (2) query processing capability of sensor networks if they may support in-network aggregation, spatial, periodic and conditional operators. Additionally, we propose multi-query optimization strategies supporting cross-translation between data acquisition query and data stream query to minimize total cost of multiple queries. It has been implemented in WSN middleware, COSMOS, developed by ETRI.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1736-1739
• /
• 2002

The advanced in semiconductor, hardware, and software technologies enables the integration of more com- plex systems and the increasing design complexity. As system design complexity becomes more complicated, System-level design based on the If block and processor model is more needed in most of the RTL level or low level. In this paper, we present a novel approach fur the system-level design, which satisfies the various required constraints and an optimization method of image encoder based on codesign of function, algorithm, and architecture. In addition, we show an MPEG-4 encoder as a design case study. The best tradeoffs between algorithm and architecture are necessary to deliver the design with satisfying performance and area constraints. The evaluations provide the effective optimization of motion estimation, which is in charge of an amount of performance in the MPEG-4 encoder module.

• 한국전산구조공학회:학술대회논문집
• /
• 한국전산구조공학회 2000년도 가을 학술발표회논문집
• /
• pp.124-132
• /
• 2000

Distributed processing approach for structural optimization is presented in this study. It is implemented on network of personal computers. The validity and efficiency of this approach are demonstrated and verified by test model of truss. Repeated structural analysis algorithm, which spend a lot of overall structural optimization processes, are based on substructuring scheme with domain-wise parallelism and converted to be adapted to hardware and software environments. The design information data are modularized and assigned to each computer in order to minize the communication cost. The communications between nodes are limited to static condensation and constraint-related data collection.

• ETRI Journal
• /
• 제43권2호
• /
• pp.173-183
• /
• 2021

As low-power wide-area network (LPWAN) end devices (EDs) are deployed in massive scale, their economic and environmental costs of operation are becoming too significant to ignore and too difficult to estimate. While LPWAN architectures and protocols are designed to primarily save energy, this study shows that energy saving does not necessarily lead to lower cost or environmental footprint of the network. Accordingly, a theoretical framework is proposed to estimate the operational expenditure (OpEx) and environmental footprint of LPWAN EDs. An extended constrained optimization model is provided for the ED link assignment to gateways (GWs) based on heterogeneous ED configurations and hardware specifications. Based on the models, a simulation framework is developed which demonstrates that OpEx, energy consumption, and environmental footprint can be in conflict with each other as constrained optimization objectives. We demonstrate different ways to achieve compromises in each dimension for overall improved network performance.