• 한국전자파학회논문지
• /
• 제23권6호
• /
• pp.682-690
• /
• 2012

본 논문은 2차 고조파 주입을 적용한 고선형의 균형적인 자체 발진 혼합기(SOM)를 제안하였다. 제안한 SOM은 발진을 위하여 균형적 공진기 구조인 H-슬롯 결함 접지면 구조로 설계하였다. H-슬롯 결함 접지면 구조는 높은 Q 계수를 가지므로 발진기의 낮은 위상 잡음을 제공하기에 적합한 구조이다. 혼합기는 균형적 국부발진기(LO) 신호가 RF 입력 포트에 영향을 주면 안 되므로 LO-RF 신호의 격리에 좋은 단일 평형 혼합기를 활용하였다. 또한, 제안한 SOM은 선형성 향상을 위해 IF의 2차 고조파 주입을 위하여 서로 다른 피드백 경로를 사용하는 두 가지 방법을 제안하였다. 첫 번째 방법은 입력 파워 -20 dBm의 5 GHz RF 입력 신호일 때 226 MHz IF에서 3.08 dB의 변환 이득을 실현하였고, 두 번째 방법으로는 입력 파워 -20 dBm의 5.2 GHz RF 입력 신호일 때 423 MHz IF에서 2 dB의 변환 이득을 달성하였다. 두 가지 방법 대한 측정 결과, 3차 혼변조 왜곡(IMD3)는 각각 61.8 dB, 65 dB로 나타났다. 따라서 제안한 SOM은 2차 고조파 주입 기술을 적용하지 않은 것에 비해 두 가지 방법 각각 IMD3가 18.8 dB, 21 dB로 개선되었으므로 향상된 선형성을 보여준다.

• 한국전자파학회논문지
• /
• 제21권10호
• /
• pp.1169-1176
• /
• 2010

본 논문에서는 L1/L2 이중-밴드 GPS(Global Positioning System) 수신기용 RF 전단부를 설계하였다. 수신기는 Low IF 구조이며, 인덕터를 사용하지 않는 광대역 저잡음 증폭기(Low Noise Amplifier: LNA)와 이미지 제거를 위하여 다상 여과기(poly-phase filter)를 포함하는 quadrature 하향 변환 주파수 혼합기(quadrature down-conversion mixer) 및 전류 모드 논리(Current Mode Logic: CML) 주파수 분배기로 구성되어 있다. 저잡음 증폭기와 이미지 제거 주파수 혼합기는 높은 이득과 헤드룸 문제를 해결하기 위하여 전류 블리딩 기술을 이용하였으며, 광대역 입력 정합을 구현하기 위하여 공통 드레인 피드백을 이용하였다. $0.18{\mu}m$ CMOS 공정을 이용해 제작된 RF 전단부는 L1 밴드에서 38 dB 그리고 L2 밴드에서 41 dB의 이득을 보이며, IIP3는 L1 밴드에서 -29 dBm, L2 밴드에서는 -33 dBm이다. 입력 정합은 50 MHz에서 3 GHz까지 -10 dB 이하를 만족하며, 잡음 지수(Noise Figure: NF)는 L1 밴드에서는 3.81dB, L2 밴드에서는 3.71 dB를 보인다. 이미지 주파수 제거율은 36.5 dB이다. 설계된 RF 전단부의 칩 사이즈는 $1.2{\times}1.35mm^2$이다.

• 대한전자공학회논문지TC
• /
• 제43권3호
• /
• pp.1-9
• /
• 2006

미래형 이동통신 시스템에서 셀 경계와 같이 반송파댄간섭전력비 (Carrier-to-Interference Ratio; CIR)가 낮은 열악한 채널 환경에서 하향링크 실시간 트래픽의 전송 성능 개선을 위한 Beanforming 기반 MIMO-OFDMA (Multi Input Multi Output-Orthogonal Frequency Division Multiple Access) 시스템을 제안한다. 우선 기본적인 MIMO-OFDM 시스템의 성능 향상을 위해 송신단 MRT (Maximum Ratio Transmission) 및 수신단 MRC (Maximum Ratio Combining) 기법의 연동을 고려하고, 이에 적합하도록 공간 자원 그룹화 기반의 CSI (Channel State Information) 계산법을 이용한 M-GTA-SBA (Modified-Grouped Transmit Antenna-Simple Bit Allocation) 기법을 고려한다 또한 Beamforming 적용으로 인한 상향링크에서의 과도한 궤환 정보량의 감소를 위해 Beam Weight 양자화 기반의 QEGT (Quantized Equal Gain Transmission) 기법을 적용하며, 다중 사용자 환경에서의 효율적인 자원 할당을 위해 P-SRA (Proposed Simple Resource Allocation) 알고리즘을 제안한다. 모의실험 결과, 제안된 시스템은 상향링크의 궤환 정보량을 감안하더라도 H-ARQ IR (Hybrid-Automatic Repeat Request Incremental Redundancy)과 Pseudo-Orthogonal Space Time Block Code를 사용하는 전형적인 개방루프형 MIMO-OFDMA 시스템에 비해 낮은 CIR 영역에서 월등히 개선된 주파수 효율 성능을 보임을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제48권9호
• /
• pp.31-39
• /
• 2011

본 논문에서는 Carbon Nanotube(CNT) 센서 어레이를 위한 저 전력, 소 면적의 신호 검출 시스템을 제안한다. 제안된 시스템은 신호 검출회로, 디지털 제어기, UART I/O로 구성된다. 신호 검출회로는 VGA를 공유하는 64개의 transimpedance amplifier(TIA)와 11비트 해상도의 successive approximation register-ADC(SAR-ADC)를 사용하였다. TIA는 센서의 전압 바이어스 및 전류를 증폭하기 위한 active input current mirror(AICM)와 증폭된 전류를 전압으로 변환하는 저항 피드백 방식의 VGA(Variable Gain Amplifier)로 구성되어있다. 이러한 구조는 큰 면적과 많은 전력을 필요로 하는 VGA를 공유하기 때문에 다수의 센서 어레이에 대해 검출 속도의 저하 없이 저 전력, 소 면적으로 신호 검출이 가능하게 한다. SAR-ADC는 저 전력을 위하여 입력 전압 level에 따라 하위 bit의 동작을 생략하는 수정된 알고리즘을 사용하였다. ADC 및 센서의 선택은 UART Protocol 기반의 디지털 제어기에 의해 선택되며, ADC의 data는 UART I/O를 통해 컴퓨터와 같은 단말기를 통해 모니터링 할 수 있다. 신호 검출회로는 0.13${\mu}m$ CMOS 공정으로 설계되었으며 면적은 0.173 $mm^2$이며 640 sample/s의 속도에서 77.06${\mu}W$의 전력을 소모한다. 측정 결과 10nA - 10${\mu}A$의 전류 범위에서 5.3%의 선형성 오차를 가진다. 또한 UART I/O, 디지털 제어기는 0.18${\mu}m$ CMOS 공정을 이용하여 제작하였으며 총면적은 0.251 $mm^2$ 이다.

• 한국정보통신학회논문지
• /
• 제17권3호
• /
• pp.685-690
• /
• 2013

본 논문에서는 IEEE 802.15.4g MR-OFDM SUN 시스템에 적용 가능한 4개의 멀티채널 대역폭 및 최대 84 dB 전압이득을 제공할 수 있는 기저대역 수신기를 제안한다. 제안하는 기저대역 수신기는 연산증폭기를 이용한 저항 부궤환 구조의 가변 이득 증폭기 2개와 한 개의 Active-RC 5차 Chebyshev필터, 그리고 한 개의 DC-offset 제거회로로 구성된다. 제안하는 기저대역 수신기는 100 kHz, 200 kHz, 400 kHz, 그리고 600 kHz의 1 dB 다중 채널 차단 주파수를 지원하며, +7 dB에서 +84 dB까지 1 dB 단계로 전압 이득을 제공한다. 또한 제안하는 기저대역 수신기는 DC-offset 제거 회로를 사용함으로써 직접 변환 수신기 구조에서 발생되는 DC-offset 문제를 회피하였다. 모의실험 결과 제안하는 수신기는 최대 차동 신호 $1.5V_{pp}$의 입력 신호를 받아들일 수 있으며, 5 kHz와 500 kHz에서 42 dB, 37.6 dB 노이즈 지수를 각각 제공한다. 제안하는 I/Q기저대역 수신기는 $0.18-{\mu}m$ CMOS 공정으로 설계되었으며, 1.8 V의 전압으로 부터 총 17 mW 전력을 소모한다.

• 한국산업정보학회논문지
• /
• 제21권1호
• /
• pp.61-70
• /
• 2016

본 논문은 자동 시험 장비(ATE : automatic test equipment)를 위한 새로운 파라메터 측정기(PMU : parametric measurement unit) 설계 기술을 설명한다. 기존의 설계는 피 시험 소자(DUT : device under test)에 신호를 인가하기 위해 두 개 혹은 그 이상의 증폭기를 사용하지만, 본 연구에서는 오직 하나의 차동 차이 증폭기(DDA : differential difference amplifier)를 사용한다. 제안된 기술은 귀환 경로에 추가적인 증폭기가 필요하지 않기 때문에, PMU는 안정적인 동작을 보장한다. 또한 DUT의 응답 신호를 측정하기 위한 기존의 계측 증폭기(IA : instrument amplifier)가 3개의 증폭기와 다수의 저항을 사용하는 것에 반해, 제안된 기술은 오직하나의 DDA를 IA로 적용했다. DDA는 전 범위의 차동 신호를 다루기 위해 두 개의 rail-to-rail 차동 입력 단을 적용하였다. 100 dB의 개 루프 이득을 얻기 위해 folded-cascode 형태의 DDA 안에 추가적인 이득 증가 기술이 사용되었다. 제안된 PMU 설계는 더 작은 면적과 더 적은 전력 소모를 가지고 정확하고 안정적인 동작을 가능하게 한다. PMU는 0.18 um CMOS 공정으로 구현되었고 공급 전압은 1.8 V이다. 입력 범위는 전압인가 시 0.25~1.55 V이고, 전류인가 시 0.9~0.935 V이다.

• 전자공학회논문지
• /
• 제53권1호
• /
• pp.59-67
• /
• 2016

저가, 광대역, 그리고 넓은 이득 제어 범위를 갖는 전자 계측 시스템을 실현하기 위한 완전-차동 선형(fully-differential linear operational transconductance amplifier : FLOTA)를 사용한 새로운 계측 증폭기(instrumentation amplifier : IA)를 설계하였다. 이 IA는 한 개의 FLOTA, 두 개의 저항 그리고 한 개의 연산 증폭기(operational amplifier : op-amp로 구성된다. 동작 원리는 FLOTA에 인가되는 두 입력 전압의 차가 각각 동일한 차동 전류로 변환되고 이 전류는 op-amp의 (+)단자의 저항기와 귀환 저항기를 통과시켜 단일 출력 전압을 구하는 것이다. 제안한 IA의 동작 원리를 확인하기 위해 FLOTA를 설계하였고 상용 op-amp LF356을 사용하여 IA를 구현하였다. 시뮬레이션 결과 FLOTA를 사용한 전압-전류 특성은 ${\pm}3V$의 입력 선형 범위에서 0.1%의 선형오차와 2.1uA의 오프셋 전류를 갖고 있었다. IA는 1개의 저항기의 저항 값 변화로 -20dB~+60dB의 이득을 갖고 있으며, 60dB에 대한 -3dB 주파수는 10MHz이였다. 제안한 IA의 외부의 저항기의 정합이 필요 없고 다른 저항기로 오프셋을 조절할 수 있는 장점을 갖고 있다. 소비전력은 ${\pm}5V$ 공급전압에서 105mW이였다.

• 대한전자공학회논문지TC
• /
• 제46권1호
• /
• pp.32-39
• /
• 2009

송신 단에서 채널 상태 정보를 알고 있는 폐루프 시스템은 개방 루프 시스템에 비하여 더 효율적인 전송을 수행할 수 있다. 그러나 실제 시스템은 제한된 피드백 채널을 가지므로 송신단에서 완벽한 채널 정보를 알 수 없으며, 따라서 부분 채널 정보를 활용하는 시스템의 설계가 중요한 요소로 부각되고 있다. 특히, 모바일 환경에서는 사용자의 이동성으로 인하여 채널 상태가 유동적으로 변화하며 이는 성능의 열화를 초래한다. 본 논문에서는 비트 인터리버와 결합한 부호화된 직교 주파수 다중 분할(BIC-OFDM; Bit-Interleaved Coded Orthogonal Frequency Division Multiplexing) 시스템을 위하여 채널 변화에 적절히 대응하는 적응 변조 코딩 기법을 제안한다. 합리적인 피드백 정보량을 통해, 제안하는 기법은 도플러 확산에 의한 채널 변화를 보상하여 향상된 성능을 제공한다. 실험 결과를 통해 제안하는 기법이 정확한 비트 에러율의 추정을 통한 성능 이득을 가짐을 확인한다.

• 한국정보통신학회논문지
• /
• 제14권3호
• /
• pp.781-793
• /
• 2010

최근 유비쿼터스 센서네트워크 및 모바일 통신기술의 발달에 힘입어 헬스케어 시스템에 대한 많은 연구가 이루어지고 있다. 본 논문에서는 모바일 센서네트워크 기반의 u-Healthcare 시스템을 설계하고 구현하였다. 구현한 u-Healthcare 시스템은 댁내의 무선 센서네트워크, 원격지에 위치하는 헬스케어센터 및 센싱한 생체선호를 헬스케어 센터로 전송하는 게이트웨이 등 세 부분으로 구성된다. 환자의 생체신호를 측정하기 위하여 3 채널 ECG센서, 맥박산소 농도계, 혈압 센서 등 세 가지의 센서를 이용하였다. 각 센서는 mote에 탑재되어 있으며, mote는 센성된 생체신호를 Zigbee 통신을 이용하여 베이스 노드로 전송한다. 베이스 노드는 수신한 신호를 헬스케어 센터로 보내게 되고 헬스케어센터는 이 선호를 다양한 알고리즘을 이용하여 분석하고 처리한다. 처리된 결과를 표준 데이터베이스와 비교하여 식이요법, 운동요법 등 적절한 처방을 환자에게 SMS 또는 웹으로 전송한다. 이렇게 함으로서 환자는 주기적으로 자선의 건강을 체크하여 관리할 수 있으며, 경증의 건강상의 문제로부터 자신의 건강을 유지할 수 있게 된다.

• 전자공학회논문지SC
• /
• 제40권3호
• /
• pp.99-108
• /
• 2003

본 논문에서는 시변 시간지연을 가지는 특이시스템에 대한 보장비용 상태제환 제어기 설계방법을 제시한다. 보장비용 제어기가 존재할 충분조건과 보장비용 제어기 설계방법 및 보장비용 함수의 상한치를 구하는 최적화 문제를 선형행렬부등식, 특이치 분해(singular value decomposition), 슈어 여수(Schur complements) 정리, 변수 치환 등에 의하여 제시한다. 구한 충분조건은 선형행렬부등식의 형태로 되기 때문에 보장비용 제어기의 이득과 보장비용 함수의 상한치를 포함하는 충분조건의 모든 해를 동시에 구할 수 있다, 또한, 제안한 알고리듬을 이용하면 변수 불확실성과 시변 시간지연을 동시에 가지는 특이시스템에 대한 강인 보장비용 제어기 설계문제에도 쉽게 확장됨을 보인다. 마지막으로, 제안한 알고리듬의 타당성을 수치예제를 통하여 확인한다.