• 감성과학
• /
• 제14권4호
• /
• pp.581-592
• /
• 2011

본 연구는 고령자들이 웹을 통하여 보다 쉽게 제품을 구입할 수 있는 실버용품 쇼핑 웹 사이트 디자인에 대하여 연구하였다. 본 연구에서 다루게 될 항목은 제품 검색 단계에서의 메뉴디자인, 제품 고르기 단계에서의 이미지 배열 방식과 사용설명서의 제공방식, 제품 구매단계에서의 결제방식이다. 먼저 현황 조사를 통하여 국내에 개설되어 있는 실버용품 쇼핑 웹 사이트의 각 항목에 대한 디자인 유형을 파악한 후 실험 평가도구를 디자인하여 개발하였다. 개발된 평가도구를 61명의 고령자를 대상으로 혈압계를 찾아 구입하는 과제를 부과하여 사용하게 한 뒤 설문조사와 심층면접을 통하여 사용하기 편리한 디자인에 관한 선호도 조사를 실시하였다. 선호도 조사 결과를 바탕으로 고령자가 실버용품 쇼핑 웹 사이트를 통해 제품을 구입할 때, 고령자의 관점에서 가장 사용하기 편하면서 보기 편한 디자인을 연구하여 제시하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.817-820
• /
• 2008

컴퓨터와 인터넷의 발달은 전통적인 교실교육을 벗어나 시공간을 초월한 사이버 교육을 가능하게 하였다. 그 결과 웹기반 학습환경에서는 학습자의 자기주도적인 학습이 가능하게 되었다. 효율적인 자기주도적 학습환경을 위해서는 학습시 어려움을 느끼는 학습자에게 스캐폴딩(scaffolding)이라는 적절한 도움과 지원을 제공해야 한다. 본 논문에서는 공업계고등학교 정보기술기초교과 컴퓨터의 원리 단원을 선정하여 학습자에게 적절한 스캐폴딩을 제공할 수 있는 웹 콘텐츠를 설계 및 구현한다.

• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제5권2호
• /
• pp.51-58
• /
• 2016

최근 SW 교육의 중요성이 강조되고 있으며, 앱 인벤터는 SW 교육의 도구로써 주목받고 있다. 본 연구에서는 디자인기반학습 모형에 기반을 두고 여기에 컴퓨팅 사고력 계발을 위한 요소를 통합하여 앱 인벤터 학습 모형을 개발하였다. 그리고 이 모형에 따라 학생을 지도하고 학생이 작품을 제작한 과정과 변화를 분석하였다. 학생은 앱을 개발하는 과정에서 문제를 파악하고 해결하는 방안을 절차적으로 고안하고 이를 코드로 직접 구현하는 실제적인 경험을 통해 성취감과 자신감을 얻는 모습이 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 춘계학술대회
• /
• pp.309-313
• /
• 2018

Design-Thinking 5 Step 기반 메이커 활동은 사용자의 상황에 공감하여 필요와 요구를 분석한 뒤, 이를 디자인에 적용시켜 사용자들에게 더 필요한 경험을 제공하기 위한 사용자중심의 디자인 접근 방식이다. 본 논문은 학습자의 의도에 따라 다양한 도구를 활용하여 만든 결과물을 다른 사람들과 공유하고 개방하는 것을 강조하는 메이커 교육의 가치와, 인간에 대한 관찰과 공감 그리고 사용자 중심의 결과물 도출이라는 Design-Thinking의 기본 마인드를 SW코딩 교육과정에 적용한 교수학습 방법을 제안한다. 이를 위하여 중등 교육과정에서 다루어지는 정보 교과교육 내용 중에서 코딩교육이 필요한 단원을 중심으로 Design-Thinking 기반의 교수학습 방법을 연구하였다. Design-Thinking 기반 교수학습 지도안으로 교육 전문가 집단을 대상으로 수업을 시연하고, 전문가들의 평가와 의견을 수집하고, 수집된 평가내용을 반영하여 교수학습 지도안을 수정하였다. Design-Thinking 5 step 기반의 SW코딩 교수학습은 학생들로 하여금 무한한 발상을 가능하게 하는 확산적 사고와 확산된 사고로부터 최적의 결정을 이끌어내야 하는 수렴적인 사고를 체득하기에 적합한 학습 기회가 될 것이라고 기대한다.

• 전기전자학회논문지
• /
• 제16권4호
• /
• pp.310-315
• /
• 2012

본 논문에서는 모바일환경에 최적화 된 멀티 스레드 모바일 GPGPU를 설계하고, 멀티 스레드로 구성된 모바일 프로세서에서의 효과적인 스레드 관리 기법을 검증한다. 스레드의 제어에는 별도의 하드웨어 없이 소프트웨어 명령어를 기반으로 설계하였다. 스레드 관리 기법의 검증은 차선 검출 알고리즘을 구현하여 nVidia의 CUDA Architecture와 설계한 GPGPU의 스레드 관리 효율을 비교 분석한다. 스레드 효율에서는 CUDA와 비교했을 때 최대 2배까지 높은 효율을 보인다.

• 한국수학교육학회지시리즈D:수학교육연구
• /
• 제24권3호
• /
• pp.137-173
• /
• 2021

Research and national standards, such as the Next Generation Science Standards (NGSS) in the United States, promote the development and implementation of K-12 interdisciplinary curricula integrating the disciplines of science, technology, engineering, mathematics, and computer science (STEM+CS). However, little research has explored how teachers provide epistemic support in interdisciplinary contexts or the factors that inform teachers' epistemic support in STEM+CS activities. The goal of this paper is to articulate how interdisciplinary instruction complicates epistemic knowledge and resources needed for teachers' instructional decision-making. Toward these ends, this paper builds upon existing models of teachers' instructional decision-making in individual STEM+CS disciplines to highlight specific challenges and opportunities of interdisciplinary approaches on classroom epistemic supports. First, we offer considerations as to how teachers can provide epistemic support for students to engage in disciplinary practices across mathematics, science, engineering, and computer science. We then support these considerations using examples from our studies in elementary classrooms using integrated STEM+CS curriculum materials. We focus on an elementary school context, as elementary teachers necessarily integrate disciplines as part of their teaching practice when enacting NGSS-aligned curricula. Further, we argue that as STEM+CS interdisciplinary curricula in the form of NGSS-aligned, project-based units become more prevalent in elementary settings, careful attention and support needs to be given to help teachers not only engage their students in disciplinary practices across STEM+CS disciplines, but also to understand why and how these disciplinary practices should be used. Implications include recommendations for the design of professional learning experiences and curriculum materials.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.1172-1175
• /
• 2020

차량에 사용되는 ECU에는 CPU 코어, 차량통신 콘트롤러, 메모리 인터페이스, 센서 인터페이스, I/O 인터페이스 등이 집적되어 있다. 현재 사용되는 차량용 ECU는 대부분 자사만의 독점적 프로세서 아키텍쳐로 개발하였으나, 최근 자율주행자동차 및 커넥티드카에서 소프트웨어 범용성을 위해 ARM, RISC-V와 같은 표준 프로세서를 기반으로 한 차량용 ECU의 수요가 급증하고 있다. 본 논문에서는 명령어 집합이 무료로 공개된 RISC-V를 기반으로 하여 주차 보조 시스템에 사용하기 위한 차량용 ECU를 설계하였다. 개발된 ECU는 32b RISC-V CPU 코어, CAN, LIN 등의 IVN 콘트롤러, ROM, SRAM 등의 메모리 인터페이스, SPI, UART, I2C 등의 I/O 인터페이스를 내장하였다. 65nm CMOS 공정에서 구현한 결과는 동작 주파수 50MHz, 면적 0.37㎟, 게이트 수 55,310개였다.

• 반도체디스플레이기술학회지
• /
• 제22권4호
• /
• pp.81-86
• /
• 2023

Recently, demand for embedded systems requiring low power and high specifications has been increasing, and RISC-V processors are being widely applied. RISC-V, a RISC-based open instruction set architecture (ISA), has been developed and researched by UC Berkeley and other researchers since 2010. RV32I ISA is sufficient to support integer operations such as addition and subtraction instructions, but M-extension should be defined for multiplication and division instructions. This paper proposes an RV32I, RV32IM processor, and indicates benchmark performance scores compared to an existing processor. Additionally, A non-stalling method was proposed to support a 2-stage pipelined DSP multiplier to the 5-stage pipelined RV32IM processor. Proposed RV32I and RV32IM processors satisfied a maximum operating frequency of 50 MHz on Artix-7 FPGA. The performance of the proposed processors was verified using benchmark programs from Dhrystone and Coremark. As a result, the Coremark benchmark results of the proposed processor showed that it outperformed the existing RV32IM processor by 23.91%.

• 한국컴퓨터정보학회논문지
• /
• 제16권5호
• /
• pp.1-11
• /
• 2011

최근 모바일 멀티미디어 기기들의 사용이 증가 하면서 고성능 멀티미디어 프로세서에 대한 필요성이 증가하고 있다. 본 논문에서는 낮은 소비전력으로 고성능 멀티미디어 애플리케이션을 구현할 수 있는 SIMD기반 병렬프로세서를 제안한다. 제안하는 병렬프로세서는 16개의 프로세싱 엘리먼트로 구성되어 있으며, 3단계 파이프라인 구조로 설계되었다. 모의실험 결과, 제안한 SIMD기반 병렬프로세서는 기존의 병렬프로세서보다 프로세싱 엘리먼트 당 상대 연산 처리량에서 높은 성능을 보였으며, 또한 동일한 130nm 테크놀리지와 720 클록주파수에서 상용 고성능 프로세서인 TI C6416보다 1.4~31.4배의 성능 향상 및 5.9~8.1배의 에너지 효율 향상을 보였다. 제안한 병렬프로세서를 하드웨어 설계언어인 verilog HDL을 이용하여 설계하였고, FPGA를 이용해 검증하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2019년도 춘계학술대회
• /
• pp.90-93
• /
• 2019

최근 대학에서도 SW 교육이 강조됨에 따라, 교양 수준의 컴퓨팅 사고력(CT)수업에 대한 관심이 높아졌다. 이에 효과적인 교양 교육을 위해 학생들의 CT 교육에 대한 부담감을 줄이고 학습동기를 높이기 위한 다양한 교수학습방법이 요구되고 있다. 이에 본 연구의 목적은 필수 교양으로써의 CT 교과목에서 학습자들의 학습동기와 학습 성취도를 향상시키기 위한 ARCS 모형을 적용한 교수학습을 설계하는 것이다. 이를 위해 본 연구에서는 대학의 교양 교육에서의 교육의 특성에 대한 선행연구와 CT 내용 요소 분석을 바탕으로 CT의 학습 요소를 선정하였다. 또한, Keller의 ARCS 학습동기 모형의 주의집중(Attention), 관련성(Relevance), 자신감(Confidence), 만족감(Satisfaction)의 각 동기요소들에 따른 수업 전술을 본 과정에 맞도록 선별하였다. 결국, 본 연구에서는 이러한 CT 내용들을 효과적으로 가르치기 위해 ARCS 모형 기반의 세부 전략을 주차별로 설계하여 제시하였다.