• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2022년도 하계학술대회
• /
• pp.825-828
• /
• 2022

In this paper, we propose an efficient image size selection method for video-based point cloud compression. The current MPEG video-based point cloud compression reference encoding process configures a threshold on the size of images while converting point cloud data into images. Because the converted image is compressed and restored by the legacy video codec, the size of the image is one of the main components in influencing the compression efficiency. If the image size can be made smaller than the image size determined by the threshold, compression efficiency can be improved. Here, we studied how to improve the compression efficiency by selecting the best-fit image size generated during video-based point cloud compression. Experimental results show that the proposed method can reduce the encoding time by 6 percent without loss of coding performance compared to the test model 15.0 version of video-based point cloud encoder.

• 전자공학회논문지CI
• /
• 제44권3호
• /
• pp.68-73
• /
• 2007

최근 무선센서 네트워크는 센서 영역 안에 수많은 센서 노드로 구성되어 있으며, 각각의 센서들은 강제적인 에너지 구속조건을 가지고 있으므로 효율적인 에너지 관리는 중요하다. WSN 응용 시스템에서 FEC(Forward error correction)는 데이터 전송의 에너지 효율성과 데이터 신뢰성을 증가시킨다. LDPC 코드는 FEC 코드중 하나로 코드워드의 길이가 커지면 다른 FEC 코드 보다 많은 부호화 작업을 필요로 하지만, 샤논의 용량 한계에 접근되어 있으며, 전송에너지의 감소와 데이터 신뢰도를 증가시키는데 사용되어진다. 본 논문에서는 WSN(Wireless Sensor Network)에서의 에너지 효율성 증가와 부호화의 복잡도를 줄이기 위하여 LDPC(Low-density parity-check) 코드의 패리티 체크 행렬의 생성에 Linear-Congruence 방법을 적용하였다. 결과적으로 본 논문에서 제안된 알고리즘은 부호화 에너지 효율성과 데이터의 신뢰도를 증가시켰다.

• 방송공학회논문지
• /
• 제20권3호
• /
• pp.388-397
• /
• 2015

고화질 비디오에 대한 시장의 요구가 높아짐에 따라 고화질 비디오를 기존 보다 낮은 데이터 량으로 압축할 수 있는 새로운 비디오 부호화 표준 기술인 HEVC(High Efficiency Video Coding)가 최근에 개발 완료되었다. 즉 HEVC로 압축한 데이터의 양은 기존 비디오 부호화 표준인 AVC/H.264로 압축한 데이터의 양의 동일 화질 대비 약 50%로 보고되고 있다. 압축 성능이 개선된 새로운 부호화 표준에 대한 시장의 관심은 뜨겁지만 시장에 바로 활용되기 위하여서는 응용 서비스에서 요구하는 수준의 처리속도를 만족시켜야 한다. 다수의 코어가 탑재된 컴퓨터 시스템이 널리 보급된 오늘날의 개발 환경에서 부호화 처리 속도를 개선시키기 위해서 여러 각도의 병렬 부호화 적용이 필수이다. 본 논문에서는 HEVC 부호화기에 화면 분할 병렬화와 프레임 수준의 병렬화를 조합하여 적용할 때 코딩 효율 대비 병렬화로 인한 더 높은 속도 향상 결과를 가져올 수 있는 방법을 제안하였다. 즉 시스템 자원과 병렬로 처리할 프레임에 따라 화면을 적응적으로 분할하게 함으로써 코딩 효율 대비 속도 향상을 개선시킬 수 있었다. 한 화면 안에서는 다수의 타일(Tile) 단위로 병렬처리하고, 참조되지 않는 프레임(Frame)들을 병렬로 부호화하도록 본 논문을 통해 구현하였으며 Full-HD 및 4K UHD 영상을 이용하여 제안하는 방법이 코딩 효율 대비 병렬화로 인한 속도 향상이 개선되었음을 보여주었다.

• 방송공학회논문지
• /
• 제22권1호
• /
• pp.28-41
• /
• 2017

본 논문에서는 사람의 인지특성을 기반으로 대조 민감도에 의해 나타나는 특성을 모델링 한 JND (Just Noticeable Difference) 모델을 비디오 코딩에 적용하여 압축률을 높이는 방법을 제안한다. 제안하는 방법은 JND 모델에 따른 임계치를 기준으로 양자화 단계에서 비가시 신호를 제한하여 주관적 화질을 유지하면서 비트율을 낮추는 방법으로, 변환을 통해 주파수 도메인으로 변환된 잔차 신호들을 양자화 단계에서 입력으로 받아 신호제한 및 양자화를 수행한다. 양자화 단계에서 주파수 도메인의 신호가 JND 관점에서 유사하게 인지되는 기준 임계치를 구해 잔차 신호에서 비가시 신호를 제한하고 양자화를 수행한 후, 최적의 율-인지왜곡 비용을 갖는 양자화 계수를 선택함으로써 비트율을 절감시킨다. 제안하는 알고리즘의 성능 검증은 최신 비디오 압축 표준인 HEVC (High Efficiency Video Coding)의 참조 소프트웨어인 HM16.0에 적용했으며, CTC (Common Test Condition)의 Random Access 모드에서 HM 16.0을 통해 압축된 영상 대비 평균 4.11%, BQTerrace 영상의 양자화 파라미터 22에서 최대 17.22%의 비트율 절감을 보였으며, Low Delay 모드에서 평균 7.16%, 최대 22.55%, All intra 모드에서 평균 13.41%, 최대 21.64%의 비트율 절감을 보였다. 5명의 평가자들의 주관적 화질 측정으로 평균 DMOS (Difference Mean Opinion Score) 값은 최대 약 0.36 최소 0 정도의 분포를 보였다.

• 방송공학회논문지
• /
• 제16권6호
• /
• pp.1036-1046
• /
• 2011

ITU-T VCEG과 ISO/IEC MPEG은 공동으로 JCT-VC(Joint Collaborative Team on Video Coding) 를 구성하여 차세대 비디오 코덱 HEVC(High Efficiency Video Coding)에 대한 표준화를 진행하고 있다. HEVC에서 사용되고 있는 양자화 및 역 양자화는 TU(Transform Unit)내 모든 위치의 변환계수에 동일한 크기의 양자화 및 역 양자화를 수행한다. TU내의 변환계수는 동일하게 분포되어 있지 않으므로 모든 위치의 변환계수에 동일한 크기의 양자화 및 역 양자화를 수행하는 것은 비효율적이다. 또한 주사 순서상 뒤쪽에 있는 양자화 된 계수는 엔트로피 부호화 방법상 비효율적 일 수도 있다. 이 논문에서는 엔트로피 부호화의 효율성을 고려하여 TU 내 변환계수의 위치에 따라 다른 크기의 양자화를 수행하여 성능을 향상시키는 알고리즘을 제시한다. 이 알고리즘의 원리는 양자화 된 계수 분포의 통계적 특징에 따른 TU의 주사 순서에 따라 다른 크기의 양자화 및 역 양자화를 수행하는 것이다. 이 알고리즘은 평균 Y BD-rate 0.34% 의 압축률 향상을 나타내었다.

• 방송공학회논문지
• /
• 제25권3호
• /
• pp.305-312
• /
• 2020

기존 동영상 부호화 표준보다 더 높은 효율의 표준에 대한 수요가 커지면서, 최근 MPEG과 VCEG에서 Versatile Video Coding(VVC)이라는 차세대 동영상 부호화 프로젝트를 개발하고 표준화하고 있다. 압축 효율 증대를 위하여 다양한 화면간 부호화 기법이 등장하였으며, 특히 움직임 벡터의 적응적인 해상도 부호화가 등장하여 VVC의 압축 효율을 올리는데 기여하였다. 다만, 최적의 움직임 벡터 해상도를 결정하기 위해 부호화기에서 다양한 율-왜곡 비용을 계산해야 했기에, 부호화기 시간 복잡도가 높아지게 되었다. 실시간 동영상 방송 및 스트리밍 서비스를 위해서는 부호화기의 복잡도를 줄이는 것이 필요하나, 아직 적응적 움직임 벡터 해상도 결정기법에 대한 복잡도 감소 연구는 미개척분야이다. 따라서, 본 논문에서는 이 움직임 벡터 해상도 결정을 위한 부호화 복잡도를 줄이는 연구를 제안한다. 이를 위해, VVC의 특별한 트리 구조인 multi-type tree 구조 내에서의 부호화된 문맥을 활용한 고속 결정기법을 고안한다. 실험 결과, 본 고속결정 기법은 VVC 참조 소프트웨어 대비 약간의 압축효율 감소 내에서 10%의 전체 부호화 시간을 줄임을 확인하였다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제8권8호
• /
• pp.2913-2929
• /
• 2014

Traditional vector quantization (VQ) schemes encode image blocks as VQ indices, in which there is significant similarity between the image block and the codeword of the VQ index. Thus, the method can compress an image and maintain good image quality. This paper proposes a novel lossless VQ indices compression algorithm to further compress the VQ index table. Our scheme exploits the high correlation of adjacent image blocks to search for the same VQ index with the current encoding index from the neighboring indices. To increase compression efficiency, codewords in the codebook are sorted according to the degree of similarity of adjacent VQ indices to generate a state codebook to find the same index with the current encoding index. Note that the repetition indices both on the search path and in the state codebooks are excluded to increase the possibility for matching the current encoding index. Experimental results illustrated the superiority of our scheme over other compression schemes in the index domain.

• ETRI Journal
• /
• 제36권3호
• /
• pp.407-417
• /
• 2014

A new-generation video coding standard, named High Efficiency Video Coding (HEVC), has recently been developed by JCT-VC. This new standard provides a significant improvement in picture quality, especially for high-resolution videos. However, one the most important challenges in HEVC is time complexity. A quadtree-based structure is created for the encoding and decoding processes and the rate-distortion (RD) cost is calculated for all possible dimensions of coding units in the quadtree. This provides a high encoding quality, but also causes computational complexity. We focus on a reduction scheme of the computational complexity and propose a new approach that can terminate the quadtree-based structure early, based on the RD costs of the parent and current levels. Our proposed algorithm is compared with HEVC Test Model version 10.0 software and a previously proposed algorithm. Experimental results show that our algorithm provides a significant time reduction for encoding, with only a small loss in video quality.

• ETRI Journal
• /
• 제33권1호
• /
• pp.140-143
• /
• 2011

Recent test data compression techniques raise concerns regarding power dissipation and compression efficiency. This letter proposes a new test data compression scheme, twin symbol encoding, that supports block division skills that can reduce hardware overhead. Our experimental results show that the proposed technique achieves both a high compression ratio and low-power dissipation. Therefore, the proposed scheme is an attractive solution for efficient test data compression.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권5호
• /
• pp.605-614
• /
• 2016

We develop a novel SAD circuit for power-efficient H.264 encoding, namely a-SAD. Here, some highest-order MSB's are approximated to single MSB. Our theoretical estimations show that our proposed design simultaneously improves performance and power of SAD circuit, achieving good power efficiency. We decide that the optimal number of approximated MSB's is four under 8-bit YUV-420 format, the largest number not to affect video quality and compression-rate in our video experiments. In logic simulations, our a-SAD circuit shows at least 9.3% smaller critical-path delay compared to existing SAD circuits. We compare power dissipation under iso-throughput scenario, where our a-SAD circuit obtains at least 11.6% power saving compared to other designs. We perform same simulations under two- and three-stage pipelined architecture. Here, our a-SAD circuit delivers significant performance (by 13%) and power (by 17% and 15.8% for two and three stages respectively) improvements.