• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06d
• /
• pp.196-198
• /
• 2006

Ubiquitous Computing 시대가 도래하면서 USN은 다양한 분야에 적용되고 결국 지능형 유비쿼터스 센서 네트워크로 진화될 것이다. 센서네트워크는 네트워크를 구성하는 일정지역에 많은 수의 센서 노드가 배치되는 만큼 그에 따른 가장 큰 제약조건은 유한한 battery수명이다. 따라서 가용에너지가 작은 sensor node를 에너지 효율성을 고려하여 제작해서 적은 에너지 소모를 가지는 long-life sensor node를 만든다면 보다 현실적인 USN 실현에 가까이 갈수 있다. 여기에 우리는 DVS(Dynamic Voltage Sealing)라는 scheme을 기반으로 power-efficiency sensor node을 제작하였다. Variable Voltage을 CPU에 공급하거나 사용하지 않는 state에 있는 경우의 RF transceiver, clock, sensor등을 on/off control함으로서 성능향상을 가할 수 있다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.31 no.10
• /
• pp.562-574
• /
• 2004

We address the problem of energy-optimal voltage scheduling for fixed-priority hard real-time systems. First, we prove that the problem is NP-hard. Then, we present a fully polynomial time approximation scheme (FPTAS) for the problem. for any $\varepsilon$>0, the proposed approximation scheme computes a voltage schedule whose energy consumption is at most (1+$\varepsilon$) times that of the optimal voltage schedule. Furthermore, the running time of the proposed approximation scheme is bounded by a polynomial function of the number of input jobs and 1/$\varepsilon$. Experimental results show that the approximation scheme finds more efficient voltage schedules faster than the best existing heuristic.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.763-765
• /
• 2005

DVS(dynamic voltage sealing)은 이동형 프로세서에서 에너지 효율을 높이기 위한 필수 요소로 자리 잡고있다. DVS를 효과적으로 사용하기 위해선 대상 태스크의 특성과 하드웨어 특성에 맞는 DVS 알고리즘이 필요하다. 상품화 수준의 않은 운영체계들이 일정한 인터벌(interval)을 바탕으로 시스템 사용 상황을 분석하여 목표 성능을 결정하는 방식을 사용하고 있다. 이러한 방식은 태스크의 특성이 갑자기 변하여 성능을 요구할 경우 인터벌만큼의 시간이 진행된 후에야 반응 한다는 단점이 있다. 또한, 태스크 별 특성이 아닌 시스템 전체의 특성을 따르므로 이질적인 성격의 태스크들이 동시에 실행 되는 환경에는 적합하지 않다. 최근의 모바일 프로세서들은 수 마이크로초 수준의 성능 전환 시간을 제공하고 있으며 이 속도는 계속 줄어들고 있다. 프로세서의 고성능화로 인해 I/O 작업의 경우 프로세서 성능에 따른 실행 시간의 차이가 존재 하지 않는다. 이러한 두 가지 특성을 바탕으로 우리는 TIB(timer interrupt based) 알고리즘을 제안한다. TIB 알고리즘은 일정한 길이의 인터벌 대신 타임 슬라이스(time slice)를 성능 결정의 단위로 삼는다. 성능의 결정은 태스크 별로 이루어지며 각 태스크가 사용했던 이전 타임 슬라이스가 타이머 인터룹트(timer interrupt)에 의해 끝났다면 최대의 성능을 그 외의 경우는 최저의 성능으로 실행하게 된다. 이러한 접근 방식을 통해 I/O 작업이나 이벤트를 기다리는 태스크에 대해 최저 성능을 제공함으로써 실행 시간의 적은 손해를 대가로 많은 에너지 절감을 이룰 수 있다. 또한, 태스크의 속성이 변한 경우 타임 슬라이스 길이 만큼의 지체만을 허용하게 된다. 이러한 TIB 인터벌에 기반한 알고리즘에 비해 개별 태스크의 특성에 따른 성능 조절과 태스크의 변화에 따른 빠른 반응을 자랑으로 한다. 본 논문에선 TIB 알고리즘을 리눅스 커널에 구현하여 성능을 평가하였고 그 결과 리눅스에서 사용되는 기존 인터벌 기반의 알고리즘들에 비해 좋은 전력 절감 효과를 얻을 수 있었다.