• 한국전자통신학회논문지
• /
• 제11권2호
• /
• pp.159-164
• /
• 2016

무선통신시스템은 한정된 에너지를 갖는 배터리를 사용하기 때문에 저전력 회로로 구현되어야 하며, 이를 위하여 주파수와 상관없이 일정한 전력을 나타내는 전류모드 회로가 연구되어왔다. 본 논문에서는 초저전력 동작이 가능하도록 Dynamic Voltage Scaling 전원을 유도하며, 전류모드 신호처리 중 메모리 동작에서 저장된 에너지가 누설되는 Clock-Feedthrough 문제를 최소화하는 전류메모리 회로를 제안한다. $0.35{\mu}m$ 공정의 BSIM3 모델로 Near-threshold 영역의 전원 전압을 사용한 시뮬레이션을 진행한 결과, 1MHz의 스위칭 동작에서 $2{\mu}m$의 메모리 MOS Width, $0.3{\mu}m$의 스위치 MOS Width, $13{\mu}m$의 Dummy MOS Width로 설계할 때, Clock-Feedthrough의 영향을 최소화시킬 수 있었으며 1.2V의 Near-threshold 전원전압에서 소비전력은 $3.7{\mu}W$가 계산되었다.

• 한국산학기술학회논문지
• /
• 제13권6호
• /
• pp.2826-2832
• /
• 2012

스마트 그리드는 기존에 발전소에서 전력을 일방적으로 공급하는 단방향 전력망에 정보기술을 접목하여 전력 공급자와 소비자가 양방향으로 실시간 정보를 교환함으로써 에너지 효율을 최적화하는 방식이다. 스마트그리드의 전력 관리 시스템은 동적인 가격제도와 함께 소비자들에게 전력사용에 대한 정보를 제공함으로써, 수요의 반응을 유도하고, 전력 계통의 투자와 운영에 있어 효율을 향상시키는데 있다. 하지만, 최근 전력 관리 시스템들은 실시간 가격 등 가격 제도에 주로 초점을 두고 있다. 본 논문에서는 가격 제도에 초점을 둔 기존 전력관리 시스템을 개선하여 전력 사용의 효율성에 초점을 둔 전력에너지 운영 관리 시스템을 제안한다. 전력 데이터는 배전반에 설치된 PMU(Phasor Measurement Units)를 통해 수집되며 데이터 마이닝 기법을 통한 분석 방법으로 효율성 높이고자 한다. 또한 전력 부족 및 과잉 공급 시 PMU와 양방향 통신을 통해 제어할 수 있도록 구현 및 실험하여 전력에너지 관리시스템의 효율성을 입증하였다.

• 한국멀티미디어학회논문지
• /
• 제13권10호
• /
• pp.1423-1435
• /
• 2010

무선 센서 네트워크를 구성하는 센서 노드는 배터리 기반의 제한된 전원과 낮은 연산 능력의 초경량 마이크로프로세서, 그리고 제한된 크기의 메모리 자원 등과 같은 하드웨어 사양을 가지고 있다. 이와 같은 제약 사항에도 불구하고 무선 센서 노드는 센싱 데이터의 실시간 처리 및 데이터 송수신 작업을 동시에 병행할 수 있어야 한다. 이에 본 논문에서는 배터리 작동식의 무선 센서 노드를 위한 에너지 효율적인 실시간 태스크 스케줄링 기법을 제안하였다. 제안한 에너지 효율적인 실시간 스케줄링 가법은 태스크의 실제 실행시간이 최악 실행시간보다 작을 경우에 발생되는 태스크의 실행 여유시간을 이용하여, 마이크로프로세서의 동작 주파수를 조절하고 무선 센서 노드의 전력 소비를 줄인다. 제안한 기법의 동작을 시험한 결과, 효율적인 전력 소비를 제공함과 동시에 실시간 태스크의 마감시한이 보장됨을 확인하였다.

• 한국산업정보학회논문지
• /
• 제18권5호
• /
• pp.59-65
• /
• 2013

저전력 설계를 요구하는 디지털 시스템에서는 동적 전력(dynamic power)과 누설 전력(leakage power) 사이의 균형을 이루는 점에 근접하는 매우 낮은 전압에서 작동하는 디지털 설계 방식을 요구하지만, 기존의 동기방식의 회로는 낮은 전압에서 지연(delay)이 급격히 증가하여 시스템의 전체 성능을 유지할 수 없을 뿐만 아니라, 공정, 전압, 온도 변이 (PVT variation) 등에 크게 영향을 받아서 올바른 동작을 기대할 수 없다. 따라서 본 논문에서는 낮은 전압에서 여러 가지 변이들에 영향을 받지 않는 비동기회로 설계 방식 중에 타이밍 분석이 요구되지 않고, 설계가 간단한 NCL (Null Convention Logic) 방식을 사용한 저전력 산술논리 연산장치 (ALU) 회로를 매그나칩-SK하이닉스 0.18um 공정으로 설계하고, 기존의 파이프라인 방식의 ALU와 스피드와 전력에 관해서 비교하였다.

• 한국정보전자통신기술학회논문지
• /
• 제16권6호
• /
• pp.454-464
• /
• 2023

본 논문은 센서 노드 응용을 위한 1MS/s의 샘플링 속도를 가지는 저전력 8비트 비동기 축차근사형(successive approximation register, SAR) 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 제안한다. 이 ADC는 선형성을 개선하기 위해 부트스트랩 스위치를 사용하며, 공통모드 전압(Common-mode voltage, VCM) 기반의 커패시터 디지털-아날로그 변환기 (capacitor digital-to-analog converter, CDAC) 스위칭 기법을 적용하여 DAC의 전력 소모와 면적을 줄인다. 외부 클럭에 동기화해서 동작하는 기존 동기 방식의 SAR ADC는 샘플링 속도보다 빠른 클럭의 사용으로 인해 전력 소비가 커지는 단점을 가지며 이는 내부 비교를 비동기 방식으로 처리하는 비동기 SAR ADC 구조를 사용하여 해결할 수 있다. 또한, 낮은 해상도의 설계에서 발생하는 큰 디지털 전력 소모를 줄이기 위해 동적 논리 회로를 사용하여 SAR 로직를 설계하였다. 제안된 회로는 180nm CMOS 공정으로 시뮬레이션을 수행하였으며, 1.8V 전원전압과 1MS/s의 샘플링 속도에서 46.06𝜇W의 전력을 소비하고, 49.76dB의 신호 대 잡음 및 왜곡 비율(signal-to-noise and distortion ratio, SNDR)과 7.9738bit의 유효 비트 수(effective number of bits, ENOB)를 달성하였으며 183.2fJ/conv-step의 성능 지수(figure-of-merit, FoM)를 얻었다. 시뮬레이션으로 측정된 차동 비선형성(differential non-linearity, DNL)과 적분 비선형성(integral non-linearity, INL)은 각각 +0.186/-0.157 LSB와 +0.111/-0.169 LSB이다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.1146-1151
• /
• 2003

Pneumatic servo valve is an electro-mechanical device which change electric signals to a proper pneumatic signals, that is, flowrate and pressure. In this study, a pneumatic servo valve was designed and each simulation was conducted on any variation in the flowrate depending upon the magnetic force of the linear force motor and the displacement of the spool. And permanent magnet was used as a material for the plunger of the servo valve. Thereby, a low electrical power consumption type coil was desinged. And a modeling for the coil design was conducted by using the magnetic circuit. also, the feasibility of the modeling was verified by using a commercial magnetic field analysis program. The designed and fabrication of the spool and sleeve, position sensor, servo controller and the dynamic characteristic verified by the experiment.

• 전자공학회논문지A
• /
• 제31A권3호
• /
• pp.18-27
• /
• 1994

An 8-bit 2-stage pipelined current mode A/D converter is designed with a new architecture, where the wideband track-and-hold amplifiers which have 2 integrators in parallel sample input signal twice per clock cycle. The conversion speed of the A-D converter is two times faster than that of conventional pipelined method. The converter is designed to be operated at the power supply voltage of 3.3V with the input dynamic range of 0-256$\mu$A. HSPICE simulation results show the performance of up to 55Msamples/s and power consumption of 150mW with the parameters of ISRC $1.5\mu$m BICMOS process. The chip area is 3${\times}4mm^{2}$.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2008년도 하계학술대회 논문집
• /
• pp.335-337
• /
• 2008

In this paper, an X-Y channel dimming light emitting diode (LED) backlight with temperature compensation for in LCD TVs is proposed. It shows local dimming effects such as reduced power consumption and high dynamic contrast ratio even with much less number of LED drivers than that of the conventional two-dimensional local dimming method. Moreover, the image distortion caused by temperature variation of LED block can be effectively compensated. The validity of the proposed dimming method is verified by simulation and experimental results based on a RGB-LED backlight of a 32-inch LCD TV.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
• /
• pp.476-478
• /
• 2006

A prescaler is an essential building block for PLL-based frequency synthesizers and must satisfy high-speed and low-power characteristics. The design of D-flip flips used in the prescaler implementation is thus critical. In this paper a 64/65, 128/129 dual-modulus prescaler is designed using a $0.25{\mu}m$ CMOS process. In the design a new dynamic D-flip flop is employed, where glitches are minimized using discharge suppression scheme, speed is improved by making balanced propagation delay, and low power consumption is achieved by removing unnecessary discharge. The designed prescaler operates up to 2.5GHz and consumes 3.1mA at 2.5GHz operation.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.63-72
• /
• 2004

The supply voltage has been drop rapidly and the total length of the wire increased exponentially in the nanometer SoC design environment. The ideal supply voltage was dropped sharply by the resistance and parasitic devices which stayed on the kilometers-long wire length. Even worse, it could severely affect the functional behavior of the block of the design. To analyze the effects of the long wire of the SoC while maintaining the accuracy, the modeling of the current and the RC conversion of the parasitic techniques are researched and applied. By these modeling and conversion, the multi-million gates HDTV Chipset can be analyzed within a day. The benchmark analysis of the HDTV SoC showed the superiority to the conventional methods in performance and accuracy.