• 한국전자파학회논문지
• /
• 제29권4호
• /
• pp.290-298
• /
• 2018

본 논문에서는 Wolfspeed사의 CGHV40320D GaN HEMT를 사용하여 LTE 밴드 7 대역에서 동작하는 S-대역 300 W급 내부 정합 전력증폭기를 설계하고 제작하였다. 비선형 모델을 바탕으로 기본주파수 및 고조파에서 소스풀 및 로드풀 시뮬레이션을 수행하여 최적 임피던스를 추출하였고, 세라믹 패키지 내부에 고조파 임피던스를 튜닝한 정합회로가 적용되었다. 비유전율 40의 고유전율 기판과 RF35TC PCB 기판을 사용하여 제작된 내부 정합 전력증폭기는 펄스 주기 1 ms, 듀티 10 %의 펄스 모드 조건에서 전력 성능이 측정되었으며, 2.62~2.69 GHz에서 257~323 W의 최대 출력 전력과 64~71 %의 드레인 효율, 11.5~14.0 dB의 전력 이득을 보였다. LTE 신호 기반의 ACLR 측정에서는 79 W의 평균 출력 전력에서 42~49 %의 드레인 효율을 보였고 2.62 GHz를 제외한 전체 주파수 대역에서 -30 dBc 이하의 성능을 보였다.

• 한국전자파학회논문지
• /
• 제27권10호
• /
• pp.892-899
• /
• 2016

본 논문에서는 $0.25{\mu}m$ GaN HEMT 공정을 사용하여 ETRI에서 개발된 $80{\times}150{\mu}m$의 트랜지스터를 사용하여 X-대역에서 동작하는 50 W급 내부 정합 전력 증폭기를 설계 및 제작하였다. 임피던스 변환용 사전 정합 회로를 사용한 로드풀 측정으로 최적의 소스 및 부하 임피던스를 실험적으로 추출하였고, 성능을 예측하였다. 유전율 10.2의 기판을 사용하여 제작된 내부 정합 전력 증폭기의 전력 성능은 펄스 주기 $100{\mu}s$, 듀티 10 %의 펄스 모드 조건에서 측정되었으며, 최대 성능으로는 9.2 GHz에서 47.46 dBm(55.5 W)의 출력 전력과 46.6 %의 전력부가효율이 측정되었다. 9.0~9.5 GHz의 주파수에서 출력 전력은 47~47.46 dBm(50~55.7 W)의 값이 측정되었고, 전력부가효율은 9.0~9.3 GHz에서 43 % 이상, 9.4~9.5 GHz에서는 36 % 이상의 효율이 측정되었다.

• 전자공학회논문지
• /
• 제52권9호
• /
• pp.63-73
• /
• 2015

본 논문에서는 특별한 보정기법 없이 채널 간 오프셋 부정합 문제를 최소화한 2채널 time-interleaved (T-I) 구조의 10비트 120MS/s 파이프라인 SAR ADC를 제안한다. 제안하는 ADC는 4비트-7비트 기반의 2단 파이프라인 구조 및 2채널 T-I 구조를 동시에 적용하여 전력소모를 최소화하면서 빠른 변환속도를 구현하였다. 채널 간에 비교기 및 잔류전압 증폭기 등 아날로그 회로를 공유함으로써 일반적인 T-I 구조에서 선형성을 제한하는 채널 간 오프셋 부정합 문제를 추가적인 보정기법 없이 최소화할 뿐만 아니라 전력소모 및 면적을 감소시켰다. 고속 동작을 위해 SAR 로직에는 범용 D 플립플롭 대신 TSPC D 플립플롭을 사용하여 SAR 로직에서의 지연시간을 최소화하면서 사용되는 트랜지스터의 수도 절반 수준으로 줄임으로써 전력소모 및 면적을 최소화하였다. 한편 제안하는 ADC는 기준전압 구동회로를 3가지로 분리하여, 4비트 및 7비트 기반의 SAR 동작, 잔류전압 증폭 등 서로 다른 스위칭 동작으로 인해 발생하는 기준전압 간섭 및 채널 간 이득 부정합 문제를 최소화하였다. 시제품 ADC는 고속 SAR 동작을 위한 높은 주파수의 클록을 온-칩 클록 생성회로를 통해 생성하였으며, 외부에서 duty cycle을 조절할 수 있도록 설계하였다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.69LSB, 0.77LSB이며, 120MS/s 동작속도에서 동적 성능은 최대 50.9dB의 SNDR 및 59.7dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.36mm^2$이며, 1.1V 전원전압에서 8.8mW의 전력을 소모한다.