• 한국산업정보학회논문지
• /
• 제18권5호
• /
• pp.51-58
• /
• 2013

본 논문에서는 고속 SoC 설계시 필요한 클록킹 회로의 핵심 소자인 클록 듀티 보정회로 (Duty-Cycle Corrector: DCC)를 소개한다. 종래의 아날로그 피드백 DCC와 디지털 피드백 DCC의 구조와 동작에 대해 비교 분석한다. 듀티-보정 레인지의 확장과 동작 주파수 및 듀티-보정 정확도의 향상을 위해 아날로그와 디지털 DCC의 장점을 결합한 새로운 혼성-모드 피드백 DCC를 소개한다. 특히, 혼성-모드 DCC의 핵심 구성 회로인 듀티-앰프 (Duty-Cycle Amplifier: DCA)의 구조와 설계에 대해 자세히 소개한다. 싱글-스테이지 DCA와 투-스테이지 DCA 기반의 두 개의 혼성-모드 DCC가 각각 0.18-${\mu}m$ CMOS 공정으로 설계되었고, 투-스테이지 DCA기반 DCC가 더 넓은 듀티-보정 레인지와 더 적은 듀티-보정 에러를 갖고 있음을 증명하였다.

• 한국통신학회논문지
• /
• 제9권3호
• /
• pp.132-139
• /
• 1984

병렬 인덕터와 직렬공진회로를 부하로 갖는 E급 동조전력 증폭기의 duty cycle변화에 따른 콜렉터 전압과 전류, 기본 주파수 성분, 부하회로소자 및 출력전력능력에 관한 방정식을 유도하여 최적동작상태의 특성을 해석하며 실제 콜렉터 포화전압을 고려하여 duty cycle이 50%일 때 증폭효율이 90%이상된다는 것을 이론과 실험을 통하여 고찰하였다.

• 대한전자공학회논문지SD
• /
• 제46권10호
• /
• pp.9-15
• /
• 2009

본 논문에서는 고속 ATC(Automatic Threshold Control) 회로 구조를 고안하고 이를 이용하여 고속 ATC 기능을 갖는 버스트 모드 제한증폭기를 설계하였고, $0.8{\mu}m$ SiGe BiCMOS 상용 파운드리 기술을 이용하여 제작하였다. 제작된 버스트 모드 제한증폭기는 $PRBS=2^7-1$에서 무에러(error free)의 아이를 보였고, 160ps이내의 지터 특성과 95ps이내의 상승/하강시간을 보였다. ATC특성 측정결과 버스트 데이터의 신호의 초기부터 안정되게 파형을 잘 잡아낼 정도로 빠른 ATC동작이 이루어지고 있어 고안한 ATC회로의 고속특성을 확인할 수 있었다. 그러나 버스트 초기에서 듀티사이클 왜곡이 발생했고, 입력 신호의 크기가 커짐에 따라 듀티사이클이 59%까지 증가하는 특성을 보였다. 그러나 10 사이클이 지난 후에는 모든 입력 신호의 크기에 대해 듀티사이클이 52% 이내로 안정화되고 있음을 확인하였다

• ETRI Journal
• /
• 제39권5호
• /
• pp.737-745
• /
• 2017

A 6-GHz-to-18-GHz monolithic nonuniform distributed power amplifier has been designed using the load modulation of increased series gate capacitance. This amplifier was implemented using a $0.25-{\mu}m$ AlGaN/GaN HEMT process on a SiC substrate. With the proposed load modulation, we enhanced the amplifier's simulated performance by 4.8 dB in output power, and by 13.1% in power-added efficiency (PAE) at the upper limit of the bandwidth, compared with an amplifier with uniform gate coupling capacitors. Under the pulse-mode condition of a $100-{\mu}s$ pulse period and a 10% duty cycle, the fabricated power amplifier showed a saturated output power of 39.5 dBm (9 W) to 40.4 dBm (11 W) with an associated PAE of 17% to 22%, and input/output return losses of more than 10 dB within 6 GHz to 18 GHz.

• 한국전자파학회논문지
• /
• 제24권4호
• /
• pp.394-402
• /
• 2013

본 논문은 GaN(Gallium Nitride) HEMT(High Electron Mobility Transistor)를 이용한 S대역 레이더용 전력증폭기 설계하고 제작된 스위칭 모드 전력증폭기의 ruggedness 시험에 관련된 내용을 기술하였다. 고효율 특성을 위해 전력증폭기를 Class-F로 설계하였으며, 측정을 위한 입력 신호는 $100{\mu}s$의 pulse width 및 10 %의 duty cycle인 pulse 신호를 사용하였다. 제작된 Class-F 전력증폭기의 중심 주파수에서 측정한 결과, 8.7 dB의 전력 이득과 42 dBm의 출력 전력, 54.2 %의 전력 부가 효율(PAE) 및 62.6 %의 드레인 효율이 측정되었다. 또한, 전력증폭기의 신뢰성 시험의 일환으로 Ruggedness 시험을 위한 실험 구성을 제안하고, VSWR(Voltage Standing Wave Ratio)을 변화시켜 출력 전력과 효율을 측정하였다. 설계된 전력증폭기가 VSWR 변화에 따라 출력 전력 32.6~41.1 dBm까지 변화하고, 드레인 효율은 23.4~63 %까지 변하는 특성을 얻을 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권4호
• /
• pp.274-280
• /
• 2007

This paper demonstrates an efficiency improvement of the class E power amplifier (PA) by tuning-out the input capacitance ($C_{IN}$) of the power HBT with a shunt inductance. In order to obtain high output power, the PA needs the large emitter size of a transistor. The larger the emitter size, the higher the parasitic capacitance. The parasitic $C_{IN}$ affects the distortion of the voltage signal at the base node and changes the duty cycle to decrease the PA's efficiency. Adopting the L-C resonance, we obtain a remarkable efficiency improvement of as much as 7%. This PA exhibits output power of 29 dBm and collector efficiency of 71% at 1.9 GHz.

• 한국전자파학회논문지
• /
• 제23권11호
• /
• pp.1239-1247
• /
• 2012

본 논문에서는 GaN HEMT 소자를 이용한 X-대역 반도체 전력 증폭 장치(SSPA)의 설계 및 제작에 대하여 논의한다. 반도체 전력 증폭 장치는 안정적인 전원을 공급해 주는 전원공급기, 통신과 내부 모듈을 제어하기 위한 제어부, RF 신호를 증폭하기 위한 RF부로 구성된다. 특히, RF부를 구성하는 능동 소자로 TriQuint사의 GaN HEMT Bare 소자를 이용하였다. RF부는 초단, 드라이브 단, 메인 출력 단으로 구성되어 있으며, 각 앰프는 입 출력 정합을 통하여 구현하였다. 제작된 반도체 전력 증폭 장치는 X-대역(500 MHz 대역폭)에서 duty 26 %, 최장 펄스 100 us 조건에서 300 W 이상의 출력을 얻을 수 있었으며, 향후 선박용 레이더 시스템에 적용할 예정이다.

• 전기전자학회논문지
• /
• 제23권1호
• /
• pp.181-187
• /
• 2019

In this paper, we demonstrated a power amplifier monolithic microwave integrated circuit (MMIC) for X-band radar applications. It utilizes commercial $0.25{\mu}m$ GaN-based high electron mobility transistor (HEMT) technology and delivers more than 20 W of output power. The developed GaN-based power amplifier MMIC has small signal gain of over 22 dB and saturated output power of over 43.3 dBm (21.38 W) in a pulse operation mode with pulse width of $200{\mu}s$ and duty cycle of 4% over the entire band of 9 to 10 GHz. The chip dimensions are $3.5mm{\times}2.3mm$, generating the output power density of $2.71W/mm^2$. Its power added efficiency (PAE) is 42.6-50.7% in the frequency bandwidth from 9 to 10 GHz. The developed GaN-based power amplifier MMIC is expected to be applied in a variety of X-band radar applications.

• ETRI Journal
• /
• 제36권6호
• /
• pp.924-930
• /
• 2014

This paper presents a $0.13{\mu}m$ CMOS 3-level envelope delta-sigma modulation (EDSM) RF signal generator, which synthesizes a 2.6 GHz-centered fully symmetrical 3-level EDSM signal for high-efficiency power amplifier architectures. It consists of an I-Q phase modulator, a Class B wideband buffer, an up-conversion mixer, a D2S, and a Class AB wideband drive amplifier. To preserve fast phase transition in the 3-state envelope level, the wideband buffer has an RLC load and the driver amplifier uses a second-order BPF as its load to provide enough bandwidth. To achieve an accurate 3-state envelope level in the up-mixer output, the LO bias level is optimized. The I-Q phase modulator adopts a modified quadrature passive mixer topology and mitigates the I-Q crosstalk problem using a 50% duty cycle in LO clocks. The fabricated chip provides an average output power of -1.5 dBm and an error vector magnitude (EVM) of 3.89% for 3GPP LTE 64 QAM input signals with a channel bandwidth of 10/20 MHz, as well as consuming 60 mW for both channels from a 1.2 V/2.5 V supply voltage.

• 대한전자공학회논문지TC
• /
• 제46권12호
• /
• pp.22-29
• /
• 2009

본 논문에서는 X-대역 펄스압축 반도체형 레이다를 위한 200W SSPA를 개발하였다. 개발한 X-대역 SSPA는 전치증폭단, 구동증폭단, 고출력을 위한 주전력 증폭단의 3단 연계구조형 증폭기로 구성되어있다. X-대역에서 200W 이상의 출력을 내기 위해 주전력 증폭단은 충분한 이득과 전력을 얻을 수 있는 GaN HEMT소자를 사용하여 병렬구조로 설계하였다. 개발한 SSPA는 주파수범위 9.2-9.6GHz, 펄스주기 1ms, 펄스폭 100us, 듀티사이클 10% 조건에서 전체이득 59dB 이상, 출력전력 200W이상의 성능을 가진다. 본 논문에서 개발한 SSPA는 펄스압축기술을 이용한 고품위 반도체 레이다시스템에 적용할 수 있다.