• 대한전자공학회논문지TC
• /
• 제44권3호
• /
• pp.1-6
• /
• 2007

와이브로 및 무선랜 이중 대역 이중 모우드 송신기에서 전력부가효율을 증가시킬 수 있는 바이어스 스위칭 기술을 제시한다. 서로 다른 주파수 대역과 출력을 갖는 송신기에서 높은 효율을 얻을 수 있는 기법으로 바이어스 스위칭을 제안하고 드레인과 게이트 바이어스의 변화에 따른 영향을 각각 시뮬레이션 하였다. 바이어스 스위칭을 적용하지 않은 경우의 전력부가효율에 비해 시뮬레이션 된 최적의 고정 게이트 바이어스를 공급하고 드레인 바이어스 스위칭을 한 경우 매우 개선된 전력 효율 특성을 얻을 수 있었다 이러한 드레인 및 게이트 바이어스 스위칭 기술은 다양한 기능을 필요로 하는 다중 모우드 통신 시스템에 유용할 것이다.

• ETRI Journal
• /
• 제19권2호
• /
• pp.35-47
• /
• 1997

A power amplifier operating at 3.3 V has been developed for CDMA/AMPS dual-mode cellular phones. It consists of linear GaAs power MESFET's, a new gate bias control circuit, and an output matching circuit which prevents the drain terminal of the second MESF from generating the harmonics. The relationship between the intermodulation distortion and the spectral regrowth of the power amplifier has been investigated with gate bias by using the two-tone test method and the adjacent channel leakage power ratio (ACPR) method of CDMA signals. The dissipation power of the power amplifier with a gate bias control circuit is minimized to below 1000 mW in the range of the low power levels while satisfying the ACPR of less than -26 dBc for CDMA mode. The ACPR of the power amplifier is measured to be -33 dBc at a high output power of 26 dBm.

• 한국전자파학회논문지
• /
• 제7권2호
• /
• pp.178-185
• /
• 1996

In this paper, a theoretical analysis of a wide band distributed mixer using a dual-gate GaAs MESFET's(DGFET) is introduced. Based on low noise mixer mode(LNM) region modeling of DGFET, variation of g/sub m/ and conversion gain are presented versus bias. The distributed mixer is composed of drain and gate transmission line, m-derived image impedance matching circuits at each input and output port, and DGFET's. Through computer simulation, wide-band characteristics of designed distributed mixer are confirmed. And, it is certificated that LO/RF isolation between gate 1 and gate 2 is obtained more than 15dB.

• 전기학회논문지
• /
• 제65권1호
• /
• pp.73-80
• /
• 2016

The preliminary test for the dual mode plasma torch system was carried out to explore the operation properties in advance. The dual mode plasma torch system that is able to operate in transferred, non-transferred, or dual mode is very adequate for melting the mixed wastes including nonconductive materials such as concrete, asbestos, etc. since it exploits both the high efficiency of heat transfer to the melt in transferred mode and stable operation in non-transferred mode. Also, system operation including restarting is reliable and very easy. A stationary melter with a refractory structure was designed and manufactured considering the melting behavior of slags to minimize the refractory erosion. The power supply for the dual mode plasma torch system built with high power insulated gate bipolar transistor (IGBT) modules has functions for both current control and voltage control and is sufficient to suppress the harmonics during the operation of the plasma torch. The power supply provides two different voltages for transferred operation and non-transferred. It is confirmed that the operation voltage in transferred is always higher than non-transferred. The dual mode plasma torch system was successfully developed and is under operation for a melting experiment to optimize operation data.

• 반도체디스플레이기술학회지
• /
• 제14권2호
• /
• pp.41-45
• /
• 2015

From 20nm technology node, the finFET has become standard device for ULSI's. However, the finFET process made stacking gate non-volatile memory obsolete. Some reported capacitor-less DRAM structure by utilizing the FBE. We present possible non-volatile memory device structure similar to the dual gate MOSFET. One of the gates is left floating. Since body of the finFET is only 40nm thick, control gate bias can make electron tunneling through the floating gate oxide which sits across the body. For programming, gate is biased to accumulation mode with few volts. Simulation results show that the programming electron current flows at the interface between floating gate oxide and the body. It also shows that the magnitude of the programming current can be easily controlled by the drain voltage. Injected electrons at the floating gate act similar to the body bias which changes the threshold voltage of the device.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.311-311
• /
• 2016

최근 고성능 디스플레이 개발이 요구되면서 기존 비정질 실리콘(a-Si)을 대체할 산화물 반도체에 대한 연구 관심이 급증하고 있다. 여러 종류의 산화물 반도체 중 a-IGZO (amorphous indium-gallium-zinc oxide)가 높은 전계효과 이동도, 저온 공정, 넓은 밴드갭으로 인한 투명성 등의 장점을 가지며 가장 연구가 활발하게 보고되고 있다. 기존에는 SG(단일 게이트) TFT가 주로 제작 되었지만 본 연구에서는 DG(이중 게이트) 구조를 적용하여 고성능의 a-IGZO 기반 박막 트랜지스터(TFT)를 구현하였다. SG mode에서는 하나의 게이트가 채널 전체 영역을 제어하지만, double gate mode에서는 상, 하부 두 개의 게이트가 동시에 채널 영역을 제어하기 때문에 채널층의 형성이 빠르게 이루어지고, 이는 TFT 스위칭 속도를 향상시킨다. 또한, 상호 모듈레이션 효과로 인해 S.S(subthreshold swing)값이 낮아질 뿐만 아니라, 상(TG), 하부 게이트(BG) 절연막의 계면 산란 현상이 줄어들기 때문에 이동도가 향상되고 누설전류 감소 및 안정성이 향상되는 효과를 얻을 수 있다. Dual gate mode로 동작을 시키면, TG(BG)에는 일정한 positive(or negative)전압을 인가하면서 BG(TG)에 전압을 가해주게 된다. 이 때, 소자의 채널층은 depletion(or enhancement) mode로 동작하여 다른 전기적인 특성에는 영향을 미치지 않으면서 문턱 전압을 쉽게 조절 할 수 있는 장점도 있다. 제작된 소자는 p-type bulk silicon 위에 thermal SiO2 산화막이 100 nm 형성된 기판을 사용하였다. 표준 RCA 클리닝을 진행한 후 BG 형성을 위해 150 nm 두께의 ITO를 증착하고, BG 절연막으로 두께의 SiO2를 300 nm 증착하였다. 이 후, 채널층 형성을 위하여 50 nm 두께의 a-IGZO를 증착하였고, 소스/드레인(S/D) 전극은 BG와 동일한 조건으로 ITO 100 nm를 증착하였다. TG 절연막은 BG 절연막과 동일한 조건에서 SiO2를 50 nm 증착하였다. TG는 S/D 증착 조건과 동일한 조건에서, 150 nm 두께로 증착 하였다. 전극 물질과, 절연막 물질은 모두 RF magnetron sputter를 이용하여 증착되었고, 또한 모든 patterning 과정은 표준 photolithography, wet etching, lift-off 공정을 통하여 이루어졌다. 후속 열처리 공정으로 퍼니스에서 질소 가스 분위기, $300^{\circ}C$ 온도에서 30 분 동안 진행하였다. 결과적으로 $9.06cm2/V{\cdot}s$, 255.7 mV/dec, $1.8{\times}106$의 전계효과 이동도, S.S, on-off ratio값을 갖는 SG와 비교하여 double gate mode에서는 $51.3cm2/V{\cdot}s$, 110.7 mV/dec, $3.2{\times}108$의 값을 나타내며 훌륭한 전기적 특성을 보였고, dual gate mode에서는 약 5.22의 coupling ratio를 나타내었다. 따라서 산화물 반도체 a-IGZO TFT의 이중게이트 구조는 우수한 전기적 특성을 나타내며 차세대 디스플레이 시장에서 훌륭한 역할을 할 것으로 기대된다.

• 한국항행학회논문지
• /
• 제10권2호
• /
• pp.138-144
• /
• 2006

본 논문에서는 와이브로와 무선랜 응용을 위한 이중 모우드 FET 믹서를 단일 게이트의 두 개 pHEMT를 캐스코드(cascode)로 연결하여 이중게이트 FET 믹서 형태로 구현하였다. 설계된 이중게이트 믹서는 와이브로와 무선랜 응용에서 DC 전력소모를 최소화하기위해 가변적인 변환이득을 갖도록 최적화되었다. 설계 믹서의 LO-RF간 격리도 특성은 2.3GHz~2.5GHz에서 약 20dB이다. LO신호가 0dBm이고 RF신호가 -50dBm일 때 믹서는 15dB의 변환이득을 갖는다. 수신되는 RF신호가 -50dBm에서 -20dBm까지 증가할 때 변환이득은 15dB에서 -2dB까지 바이어스에 따라 감소하게 된다. 가변 변환이득은 몇 가지 장점이 있다. 즉 IF단에서 AGC의 넓은 동작영역의 부담을 줄일 수 있고, 또한 믹서의 DC전력소모를 약 90% 절약할 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권2호
• /
• pp.292-300
• /
• 2015

This paper proposes a high-efficiency, dual-mode PWM / linear buck converter with a wide-input range. The proposed converter was designed with a mode selector that can change the operation between PWM / linear mode by sensing a load current. The proposed converter operates in a linear mode during a light load and in PWM mode during a heavy load condition in order to ensure high efficiency. In addition, the mode selector uses a bit counter and a transmission gate designed to protect from a malfunction due to noise or a time-delay. Also, in conditions between $-40^{\circ}C$ and $140^{\circ}C$, the converter has variations in temperature of $0.5mV/^{\circ}C$ in the PWM mode and of $0.24mV/^{\circ}C$ in the linear mode. Also, to prevent malfunction and breakdown of the IC due to static electricity, the reliability of IC was improved by embedding a self-produced 8 kV-class(Chip level) ESD protection circuit of a P-substrate Triggered SCR type with high robustness characteristics.

• Journal of Power Electronics
• /
• 제12권6호
• /
• pp.886-894
• /
• 2012

This paper presents a secondary-side, dual-mode feedback LLC resonant controller IC with dynamic PWM dimming for LED backlight units. In order to reduce the cost, master and slave outputs can be generated simultaneously with a single LLC resonant core based on dual-mode feedback topologies. Pulse Frequency Modulation (PFM) and Pulse Width Modulation (PWM) schemes are used for the master stage and slave stage, respectively. In order to guarantee the correct dual feedback operation, Phased-Locked Loop (PLL)-based automatic duty control circuit is proposed in this paper. The chip is fabricated using $0.35{\mu}m$ Bipolar-CMOS-DMOS (BCD) technology, and the die size is $2.5mm{\times}2.5mm$. The frequency of the gate driver (GDA/GDB) in the clock generator ranges from 50 to 425 kHz. The current consumption of the LLC resonant controller IC is 40 mA for a 100 kHz operation frequency using a 15 V supply. The duty ratio of the slave stage can be controlled from 40% to 60% independent of the frequency of the master stage.

• ETRI Journal
• /
• 제27권1호
• /
• pp.81-88
• /
• 2005

In this paper, interface circuits that are suitable for point-to-point interconnection with an over 1 Gbps data rate per pin are proposed. To achieve a successful data transfer rate of multi-gigabits per-second between two chips with a point-to-point interconnection, the input receiver uses an on-chip parallel terminator of the pass gate style, while the output driver uses the pullup and pulldown transistors of the diode-connected style. In addition, the novel dynamic voltage level converter (DVLC) has solved such problems as the access time increase and valid data window reduction. These schemes were adopted on a 64 Mb DDR SRAM with a 1.5 Gbps data rate per pin and fabricated using a 0.10 ${\mu}m$ dual gate oxide CMOS technology.