• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.821-824
• /
• 2001

본 논문에서는 TMS320C6701 을 이용하여 방대한 양의 데이터를 실시간으로 처리할 수 있는 병렬 DSP 시스템을 설계 및 구현한 것에 대하여 나타내었다. 이 병렬 DSP 시스템은 DSP 칩간의 통신과 보드간의 통신이 가능하며, DSP칩이 마스터가 되어 EMIF(External Memory Interface)포트를 통해 다른 DSP 칩의 지역메모리를 엑세스 할 수 있으며, 또한 외부의 호스트 프로세서가 보드 내의 DSP 칩에 프로그램을 다운로딩 할 수 있도록 설계하였다. DSP 칩에 의해 처리된 신호는 PCI 버스를 통하여 호스트로 전송되며, DSP 칩에서 DSP 칩 또는 지역메모리와의 통신은 지역버스를 통해 직접적으로 이루어진다. 병렬 DSP 시스템을 통하여 고속의 병렬신호처리를 수행 할 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 학술대회 논문집 정보 및 제어부문
• /
• pp.409-411
• /
• 2005

본 논문에서는 HD급 멀티미디어 streaming을 처리할 수 있는 DSP 플랫폼을 개발하였다. DSP 플랫폼은 Tl사의 C6400계열 DSP를 사용하였고 다채널의 오디오와 HD급 화질의 비디오_ 데이터를 처리할 수 있다. DSP가 decoder의 기능을 부담함으로써 하드웨어의 재구성이 용이하며 코덱을 다운로드하기 때문에 유연한 멀티미디어 컨텐츠의 재생이 가능하다. 개발한 DSP 플랫폼을 호스트 PC에 설치하여 PC로부터 DSP Configuration 파일과 멀티미디어 스트리밍 데이터를 전송받는 구조를 가진다. 소프트웨어는 실시간으로 demux를 실행하여 오디와 비디오_ 데이터를 분리하석 DSP 플랫폼의 외부메모리에 저장하고 동시에 비디오와 오디오의 디코딩을 실행한다. 오디오와 비디오 데이터의 버퍼 언더런/오버런을 극할 수 있는 buffer control 기법을 적용하였다. 호스트 PC에서 DSP 플랫폼으로의 스트리밍을 하기 위하여 Open Architecture 기반의 Windows OS에서 스트리밍 서비스 프로그램을 구현 하였다. 마지막으로 MPEG-2 video MP@ML인 비디오 코덱과 5.1ch 48kHz AC3인 오디오 코덱으 구성된 streaming 데이터를 사용하여 DSP 플랫폼을 검증하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2019년도 춘계학술대회
• /
• pp.186-189
• /
• 2019

본 기법(CORD)은 2016년부터 착수한 한국형 e-Navigation사업 중 한화시스템의 대용량 데이터 처리 플랫폼(Data Service Platform, 이하 DSP)의 현장 운용성을 증대시키기 위해 실시간으로 DSP의 상태를 진단하는 알고리즘이다. 항해 중인 선박이 DSP에 요청하는 다양한 서비스에 즉시 응답하기 위해서는 DSP의 논리적, 물리적 오류 발생 가능한 상황을 인지하고 부하를 최소화하여 DSP가 항상 정상상태를 유지하도록 하는 것이 중요하며, 이는 현장 운용성을 극대화, 즉 끊김없는(Seamless) 서비스의 제공과 일맥상통한다. 따라서 DSP의 자원 및 동작 상태를 실시간으로 감시하고 다수의 선박요청을 최적으로 재구성하여 DSP의 정상상태를 유지시키는 기능을 구현함으로써, 선박 요청에 대한 DSP의 응답소요시간의 저감 및 선박 서비스의 제공 성공률을 비약적으로 향상시켜 DSP의 운용성 증가를 실현하게 하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1161-1164
• /
• 1998

We designed a DSP core simulator with C language, that is able to simulate 5-stage pipelined DSP core, named YS-DSP. It can emulate all 5 stage pipelines in the DSP core. It can also emulate memory access, exception processing, and DSP parallel processing. Each pipeline stage is implemented by combination of one or more functions to process parts of each stage. After modeling and validating the simulator, we can use it to verify and to complement the DSP core HDL model and to enhance its performance.

• 한국통신학회논문지
• /
• 제28권6A호
• /
• pp.405-413
• /
• 2003

본 논문은 오류 정정을 위해 가장 많이 쓰이는 알고리즘 중 하나인 RS (Reed- Solomon) 부호화 및 복호화를 DSP (Digital Signal Processor) 칩에서 효율적으로 구현할 수 있는 새로운 명령어 및 하드웨어 구조를 제안한다. 제안한 구조는 원시 다항식의 변경에 따라 하드웨어를 재 설계할 필요가 없이 DSP 상에서 프로그램으로 변경이 가능하여 다양한 원시 다항식을 구현할 수 있다. 새로운 명령어 및 하드웨어 구조는 유한체 곱셈기 및 가산기를 이용하여 유한체 연산을 수행한다. 따라서, 제안한 DSP 구조는 기존 DSP 칩과 비교하여 복호화 속도를 향상시킬 수 있다. 본 하드웨어 구조는 130MHz 동작 주파수를 갖는 DSP 칩에서 228.1 Mbps의 RS 복호화 성능을 갖는다.

• 한국전자통신학회논문지
• /
• 제3권2호
• /
• pp.65-70
• /
• 2008

Digital signal processing (DSP) is the process of taking a signal and performing an algorithm on it to analyze, modify, or better identify that signal.[1] To take advantage of DSP advances, one must have at least a basic understanding of DSP theory along with an understanding of the hardware architecture designed to support these new advances. There are several programming techniques that maximize the efficiency of the DSP hardware, as well as a few fundamental concepts used to implement DSP software. This article introduced some of these underlying functions that are the building blocks of complex signal processing functions, and It will touch on the fundamental concepts of DSP theory and algorithms and also provide an overview of the implementation and optimization of DSP software, and discuss the development of DSP.

• 제어로봇시스템학회지
• /
• 제4권2호
• /
• pp.18-19
• /
• 1998

이 글에서는 1. DSP 발전의 역사(Texas Instrument사의 DSP와 관련하여) 2. Texas Instrument TMS320 Family - 16고정소수점 DSP, 32 Bit 부동소수점 DSP 3. 앞으로의 전망 등에 대하여 다루었다.

• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.53-61
• /
• 2002

본 논문은 비터비 복호(Decoding)를 DSP(Digital Signal Processor)에서 효율적이고 빠르게 구현 할 수 있는 명령어 집합 및 하드웨어 회로를 제안한다. 제안하는 하드웨어 구조는 기존의 DSP 칩에 비터비 복호 알고리즘의 연산 구조에 효율적인 명령어 및 이에 가장 적합한 연산 유닛의 배열과 데이터 패스 구조를 추가하여 비터비 복호뿐만 아니라 일반 신호 처리 알고리즘들을 구현 할 수 있다. 기존의 DSP 칩이 수십 Kbps 대의 전송률에서 비터비 복호를 수행하는 반면 본 구조는 100MHz 동작 주파수를 갖는 DSP 칩에서 6.25 Mbps의 전송률의 비터비 복호를 수행할 수 있어 전용 비터비 프로세서에 근접한 성능을 갖는다. 따라서 본 구조는 IMT-2000의 요구 전송률인 2Mbps 환경에서도 사용 가능하다.

• The Journal of the Acoustical Society of Korea
• /
• 제14권1E호
• /
• pp.83-87
• /
• 1995

디지털 이동통신에서 사용되는 음성 압축기술의 한가지인 QCELP를 TI사의 TMS320C30을 사용한 DSP 보드를 이요하여 구현하였다. 음성을 받아 QCELP 방식으로 압축하는 프로그램은 TI의 C 코드로 작성하여 DSP 보드의 RAM에 download하여 수행되도록 하였다. PC에는 DSP 보드에서 생성된 voice 데이타를 받아 file로 저장하는 작업을 하게된다. 이것도 C 코드로 작성하였다. 외부 마이크로 입력된 음성신호는 A/D 변환을 거쳐 PCM 데이타가 된다. PCM 데이타는 DSP에 입력되어 QCELP방식으로 압축된 음성 데이타 패킷이 된다. 이 패킷은 PC로 보내 file로 저장하게 된다. 음성을 듣고자 할 경우, 압축된 음성 데이타 패킷을 PC가 DSP보드로 보내어 QCELP방식으로 음성을 합성, 재생한다. 이것을 D/A변환을 거쳐 실지음성이 된다. DSP보드와 PC는 각각의 프로그램 수행상태를 나타내는 Software flag로서로 패킷 데이타를 주고 받을때 결정한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 춘계학술대회
• /
• pp.247-250
• /
• 2018

본 개발은 2016년부터 착수한 한국형 e-Navigation 사업 중 한화시스템의 대용량 데이터 처리 플랫폼(Data Service Platform, 이하 DSP)의 현장 운용성을 증대시키기 위해 실시간 및 원격으로 DSP 상태를 진단하는 시스템이다. 항해 중인 선박이 DSP에 요청하는 다양한 서비스에 즉시 응답을 하기 위해서는 DSP의 논리적, 물리적 오류 발생 시 이를 즉각 발견하고 신속히 조치하여 MTTR을 최소화함으로써 DSP의 현장 운용성을 극대화하는 것이 필요하다. 따라서 DSP의 자원 및 동작 상태를 실시간으로 감시하여 운용자에게 즉시 피드백하고 DSP의 정상상태를 유지하도록 하는 기능을 구현함으로써 DSP의 비약적인 MTTR의 감소 및 선박 서비스의 제공 성공률 향상을 가져올 수 있게 하였다.