• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.91_92
• /
• 2009

As the increasing integrity of VLSI, the BIST(Built-In Self Test) is used as an effective method to test chips. Generally the pseudo-random test pattern generation is used for BIST. But it requires too many test patterns when there exist random resistant faults. Therefore we propose a mixed test scheme which applies to the circuit under test, a deterministic test sequence followed by a pseudo-random one. This scheme allows the maximum fault coverage detection to be achieved, furthermore the silicon area overhead of the mixed hardware generator can be reduced.

• 전기학회논문지
• /
• 제60권4호
• /
• pp.796-800
• /
• 2011

As the increasing integrity of VLSI, the BIST(Built-In Self Test) is used as an effective method to test chips. Generally the pseudo-random test pattern generation is used for BIST. But it requires too many test patterns when there exist random resistant faults. Therefore we propose a mixed test scheme which applies to the circuit under test, a deterministic test sequence followed by a pseudo-random one. This scheme allows the maximum fault coverage detection to be achieved, furthermore the silicon area overhead of the mixed hardware generator can be reduced.

• 대한전자공학회논문지SD
• /
• 제37권4호
• /
• pp.71-79
• /
• 2000

기존의 March 알고리즘으로는 내장된 메모리의 CMOS ADOFs(Address Decoder Open Faults)를 점검할 수 없다. 번지 생성 순서 및 데이터 생성을 달리 할 수 있다는 자유도(DOF: Degree of Freedom)에 근거한 수정된 March 알고리즘이 제안되었다. 본 논문에서는 번지생성기로 완전 CA(Cellular Automata)를, 데이터 생성기로 Rl-LFSRs(Randomly Inversed LFSRs)을 사용하여 수정된 March 알고리즘을 개선하였다. 본 알고리즘은 기존의 March 알고리즘에서 점검할 수 있었던 SAF, ADF, CF, TF, 및 CMOS ADOF의 완점점검은 물론, NPSFs(Neighborhood Pattern Sensitive Faults)도 추가로 점검할 수 있으며, 알고리즘의 복잡도는 O(n)을 유지한다.

• 대한전자공학회논문지SD
• /
• 제42권12호
• /
• pp.79-90
• /
• 2005

본 논문에서는 의사무작위패턴만으로는 생산하기 힘든 결정론적 테스트 큐브의 생산확률을 높일 수 있는 새로운 clustered reconfigurable interconnect network (CRIN) 내장된 자체 테스트 기법을 제안한다. 제안된 방법은 주어진 테스트 큐브들의 신호확률에 기반을 둔 스캔 셀 재배치 기술과 규정 비트(care-bit: 0 또는 1)가 집중된 스캔 체인 테스트 큐브의 생산확률을 높이기 위한 전용의 하드웨어 블록을 사용한다. 테스트 큐브의 생산확률을 최대로 할 수 있는 시뮬레이티드 어닐링(simulated annealing) 기반 알고리듬이 스캔 셀 재배치를 위해 개발되었으며, CRIN 하드웨어 합성을 위한 반복 알고리듬 또한 개발되었다. 실험을 통하여 제안된 CRIN 내장된 자체 테스트 기법은 기존의 연구 결과보다 훨씬 적은 저장 공간과 짧은 테스트 시간으로 $100\%$의 고장검출율을 달성할 수 있음을 증명한다.

• 대한전자공학회논문지
• /
• 제27권3호
• /
• pp.131-136
• /
• 1990

본 논문에서 게이트레벨 회로의 논리 최적화를 위한 논리적 redundancy조사를 가속화하는 새로운 방법을 제안한다. 게이트레벨 회로의 redundancy 조사문제는 테스트패턴 생성문제와 마찬가지로 유한상태 탐색문제로서, 그 실행시간이 탐색의 크기에 의존한다. 본 논문에서는 효율적인 탐색을 위해, '동적 head line'과 'mandatory 할당' 방법을 제안한다. 동적 head line은 redundancy조사과정에서 동적으로 변경되어, 탐색에서의 backtracking 수를 감소기키며, mandatory 할당은 불필요한 할당을 피할 수 있어 탐색의 크기를 줄인다. 특히 이들 방법은 기존의 테스트패턴 생성문제에서 사용한 방법과는 달리, 회로 최적화에 따른 회로의 변경에 영향을 받지 않고 사용된다. 또한, 이들 방법을 기존의 redundancy 조사시스템에 실현하여, 그 유효성을 보인다.

• 한국경영과학회:학술대회논문집
• /
• 한국경영과학회 2006년도 추계학술대회
• /
• pp.693-696
• /
• 2006

Global optimization is a method for finding more reliable models in various fields, such as financial engineering, pattern recognition, process optimization. In this study, we compare and analyze the performance of the state-of-the-art global optimization techniques, which include Genetic Algorithm (DE,SCGA), Simulated Annealing (ASA, DSSA, SAHPS), Tabu & Direct Search (DTS, DIRECT), Deterministic (MCS, SNOBIT), and Trust-Region algorithm. The test functions for the experiments are Benchmark problems in Hedar & Fukushima (2004), which are evaluated with respect to efficiency and accuracy. Through the experiment, we analyse the computational complexity of the methods and finally discuss the pros and cons of them.

• 한국구조물진단유지관리공학회 논문집
• /
• 제8권2호
• /
• pp.159-167
• /
• 2004

콘크리트의 압축강도는 콘크리트를 생산하는 기준으로 사용된다. 콘크리트 압축강도 시험은 복잡하고 시간이 걸리는 일이고, 보통 건설현장에서 타설 후 28일 후에 실행되기 때문에, 시험결과가 필요강도를 만족하지 않을 경우에 구조물의 시공에 문제를 초래할 수도 있다. 따라서, 콘크리트 타설 전에 강도를 예측하는 것이 요구되고 있다. 본 연구에서는 콘크리트 배합비를 기초로 하여 콘크리트 압축강도를 예측하기 위한 확률론적 방법을 제시하였다. 패턴인식 분야에서 많이 활용되어온 확률신경망 기법을 활용하여 콘크리트 압축강도 추정을 수행하였다. 콘크리트 압축강도 시험결과를 활용하여 확률신경망 기법의 적용성을 검증하였으며, 실제 시험결과와 비교를 수행하였다. 비교결과, 본 연구에서 제시된 확률신경망을 활용한 콘크리트 압축강도 추정기법이 콘크리트의 압축강도를 확률적으로 추정하는데 매우 효과적으로 적용될 수 있음을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제43권8호
• /
• pp.27-34
• /
• 2006

내장 자체 테스트 과정에서 의사 무작위 패턴 생성기에 의해 만들어진 패턴들은 효율적인 고장 검출을 제공하지 못한다. 쓸모없는 패턴들은 테스트 시간을 줄이기 위해 제거하거나 수정을 통해 유용한 패턴으로 바꾸어야한다. 본 논문에서는 LFSR에서 생성하는 의사 무작위 패턴을 수정하고 추가적인 유효 비트 플래그를 사용하여 테스트 길이를 개선하고 높은 고장 검출률을 높이는 방법을 제안하고 있다. 또한 쓸모없는 패턴을 제거하거나 유용한 패턴으로 변경하기 위해 reseeding 방법과 수정 비트 플래그 모두 사용한다. 패턴을 수정할 때는 테스트 길이를 줄일 수 있도록 비트의 변화가 가장 적은 수를 선택한다. 본 논문에서는 단일 고착 고장만을 고려하였으며 결정 패턴을 사용하는 seed를 통해 100%의 고장 검출률을 얻을 수 있다.