• 한국통신학회논문지
• /
• 제25권5A호
• /
• pp.743-750
• /
• 2000

본 논문에서는, 디지털 IF 다운 샘플러와 업 샘플러의 저전력 구현을 위한 블록 필터링 아키텍처를 제안한다. 소프트웨어 라디오와 같은 차세대 이동통신 방식에서 디지털 IF 다운 샘플러와 업 샘플러의 효율적인 구현방법이 더욱더 요구되어가고 있는 추세이다. 디지털 IF 다운 샘플러는 앞단에 데시메이션 필터를 수반하여 구성되며, 업 샘플러는 뒷단에 인터폴레이션 필터가 수반디어 구성된다. 본 논문의 다운 샘플러 아키텍처에서는 블록 필터링 구조가 갖는 병렬처리 구조를 이용하여 필터를 구현하였으며, 블록 필터링 아키텍처에서 구조적으로 생겨나는 업 샘플링을 직렬로 연결되는 다운 샘플러와 상쇄시킴으로서 효과적인 구조가 만들어짐을 보인다. 또한 업 샘플러 아키텍처에서는 인터폴레이션 필터의 블록 필터링에서 만들어지는 다운 샘플링이 앞단의 업 샘플러와 상쇄되어 병렬처리와 저속의 처리가 가능해짐을 보인다. 본 논문에서 제안된 아키텍처와 Polyphase 아키텍처를 비교 분석한다. 리와 저속의 처리가 가능해짐을 보인다. 본 논문에서 제안된 아키텍처와 Polyphase 아키텍처를 비교 분석한다.

• 한국컴퓨터정보학회논문지
• /
• 제17권2호
• /
• pp.113-118
• /
• 2012

본 연구에서는 IEEE 802.11 OFDM 수신기에 적용하기 위한 DDC(Digital Down Converter) 설계 방법에 대하여 연구하였다. 상용화 칩으로는 구현이 어려운 WiFi 응용서비스의 요구사항을 만족하기 위해서는 적절한 수신기 개발이 필요하다. OFDM 수신기에서 DDC는 AD 컨버터로부터 업 샘플링된 I/Q(Inphase/Quadrature) 신호를 수신하여 decimation을 위한 신호를 만들기 위해 CIC(Cascaded Integrator Comb) 필터블럭을 거쳐 다운 샘플링한 후 다시 이 신호를 보정하기 위한 FIR(Finite Impulse Response) 필터를 거쳐 출력하는 구조이다. 본 연구에서는 WLAN 규격에 적합한 DDC의 구조 및 설계방법 그리고 설계된 결과물의 시뮬레이션 결과에 대하여 분석하였다.

• 한국통신학회논문지
• /
• 제30권8A호
• /
• pp.671-678
• /
• 2005

본 논문은 위성 통신 시스템에서 심볼율에 대한 사전 지식 없이 다양한 심볼율에 대한 심볼율 추정 방법과BPSK, QPSK, 8PSK 신호를 구분하기 위한 간단화된 변조 방식 구분법을 제안했다. 심볼율을 추정하기 위해 신호의 스펙트럼을 추정하기 위한 슬라이딩 FFT와 단순 moving average를 사용하였고, 슬라이딩 윈도우와 decimation, Low pass filter (LPF) 블록을 이용하여 정확한 심볼율을 추정하였다. 기존의 변조 방식 구분법은 test statistics로써 SNR값을 사용하지만 수신기는 통신 시작시에 변조 방식을 알지 못하기 때문에 SNR 값을 추정할 수 없는 문제와 log, cosh과 같은 비선형 함수를 사용하는 기존의 변조 방식 구분법이 비트 resolution이 높은 문제가 있기 때문에 기존의 변조 방식 구분법에 간단화된 고정된 SNR 방법을 제안하였다. 심볼율 추정과 변조 방식 구분법의 성능은 Monte Carlo 컴퓨터 시뮬레이션을 통해 보여주었고, 심볼율 추정이 낮은 SNR에서도 좋은 성능을 나타내는 것을 볼 수 있었고, 변조 방식 구분법을 간단화 하였지만 기존의 방법과 비교해서 비슷한 성능을 나타내는 것을 확인 할 수 있었다.

• 한국전자통신학회논문지
• /
• 제3권3호
• /
• pp.165-169
• /
• 2008

계측 및 측정분야에 사용되는 아날로그-디지털 변환기는 우수한 선형성과 무시할 만큼 적은 dc 오프셋 특성을 갖으면서 높은 정밀도를 요구한다. 증분형 변환기는 전형적인 ${\Delta}{\Sigma}$ 변환기의 대부분의 장점을 보유하면서 측정 응용분야에 적합한 해법을 제공한다. 또한 이러한 형태의 변환기는 오프셋 조정이 필요 없이 정확한 변환을 할 수 있다. 대부분 이전의 증분형 변환기에 관한 연구는 단일-채널과 dc 신호 응용에 초점을 맞추었으며 20 비트 이상의 해상도보다 더 정확한 데이터 변환을 할 수 초정밀 데이터 변환에 관한 연구도 있었다. 본 논문에서는 협대역 ac 신호를 변환시켜 주는 다중화 증분형 데이터 변환기의 구현 기술을 제안한다. 또한 다중화 증분형 데이터 변환기의 SQTNR을 최적화하는 설계 방법을 제안한다. 동작 원리, 토폴로지, 그리고 디지털 decimation 필터 설계에 대해 논의한다. 시뮬레이션 결과를 통해 제안한 이론에 대한 우수성을 검증한다.

• 한국정보통신학회논문지
• /
• 제12권2호
• /
• pp.309-314
• /
• 2008

계측 및 측정분야에 사용되는 아날로그-디지털 변환기는 우수한 선형성과 무시할 만큼 적은 dc 오프셋 특성을 갖으면서 높은 정밀도를 요구한다. 증분형(적분형) 데이터 변환기는 $\Delta{\Sigma}$ 변환기의 대부분의 장점을 보유하면서, 측정 응용분야에 적합한 해법을 제공한다. 또한 이러한 형태의 변환기는 오프셋 조정이 필요 없이 정확한 변환을 할 수 있다. 본 논문에서는 멀티채널을 통한 협대역 AC 신호를 변환시켜 주는 다중화 증분형 데이터 변환기의 구현 기술을 제안한다. 또한 동작 원리, 토폴로지, 그리고 디지털 decimation 필터 설계에 대해 논의한다. 마지막으로 시뮬레이션 결과를 통해 제안한 이론에 대한 타당성을 검증한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(5)
• /
• pp.47-50
• /
• 2002

An extended-counting analog to digital converter (ADC) is designed to have a high resolution(14bit) with low power consumption and small dia area. First order sigma-delta modulator with a simple counter for incremental operation eliminates the need of big decimation filter in conventional sigma-delta type ADC. To improve the accuracy and linearity, extended mode of successive approximation is followed. For 14-bit conversion operation, total 263 clocks(1 clock for reset, 256 clocks for incremental operation and extended 6 clocks for successive approximation operation) are needed with the sampling rate of 10 Ms/s This ADC is implemented in a 0.6um standard CMOS technology with a die area of 1 mm ${\times}$ 0.75 mm.

• 한국통신학회논문지
• /
• 제26권8B호
• /
• pp.1092-1099
• /
• 2001

본 논문에서는 무선 통신 시스템의 중간주파수 처리 단을 디지털로 신호 처리하는 DDC(Digital Down Converter)의 저전력 아키텍처를 제안한다. FIR 필터의 계산량을 줄이기 위해서 개발된 Interpolated FIR 필터가 DDC의 데시메이션 필터로 널리 사용되고 있다. 본 논문은 이와 같은 Interpolated FIR 필터의 개념이 IIR 필터에도 적용될 수 있음을 보이고, 전력 소모와 구현 면적이 기존의 Interpolated FIR 구조보다 더욱 감소된 Interpolated IIR 필터 구조를 제안하였다. CDMA IS-95 DDC 사양의 데시메이션 필터를 FIR 구조, Interpolated FIR 구조, IIR 구조, Interpolated IIR 구조로 구현하여 이 4가지 구조들의 전력소모와 구현 면적을 비교하였으며 제안된 Interpolated IIR 구조가 기존의 Interpolated FIR 구조에 비하여 15.2%의 소모전력 감소와 35.3%의 구현면적의 감소를 달성할 수 있음을 보인다.

• 한국전자통신학회논문지
• /
• 제4권1호
• /
• pp.33-36
• /
• 2009

Incremental converters provide a solution for such measurement applications, as they retain most of the advantages of conventional ${\Delta}{\Sigma}$ converters, and yet they are capable of offset-free and accurate conversion. Most of the previous research on incremental converters was for single-channel and dc signal applications, where they can perform extremely accurate data conversion with more than 20-bit resolution. In this paper, a design technique for implementing multi-channel incremental data converters to convert narrow bandwidth ac signals is discussed. It incorporates the operation principle, topology, and digital decimation filter design. The theoretical results are verified by simulation results.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.110.1-110.1
• /
• 2016

국내외 최첨단 반도체 및 평판 디스플레이 공정에서 필요한 개별 건식 진공펌프들의 자기진단을 통한 예지보수의 실시간 구현 장치 개발과제의 2차년 전반기 수행된 연구결과의 일부를 본 논문에서 소개한다. 본 연구에서 최종 목표로 설정하고 있는 "smart" 진공펌프란 운전상태에 관련된 변수들의 측정치를 기반으로 한 자기진단 (self-diagnostics) 기능을 내장한 차세대 공정용 진공펌프를 의미한다. 1차년에 선정된 상태진단용 진공펌프의 상태변수(state variable)들의 효과적인 수집을 구현하기 위한 연구가 진행되었다. 기존의 반도체 공정용 진공펌프들에서 측정하고 있는 상태변수로는 온도, 유량, 배기관 압력, 모터 소비전류 등과 같은 정적인 변수들뿐 아니라, 회전기계류의 상태진단에 필수적인 진동신호를 추가한 상태 변수 수집 장치를 개발하였다. 본 연구팀은 진공펌프의 회전진동을 유발하는 대표적인 부품은 회전체, 베어링, 그리고 치차로 이들 3 종의 회전진동성분들을 효과적으로 측정할 수 있는 신호처리 기법을 개발하였다. 금번 연구에서 채택한 진동신호 처리기법은 초고속 FFT 변환 기반의 주파수 대역 별 진동 레벨 환산과 더불어 다단계로 구성된 디지털 필터 (multi-staged decimation filter) 기법을 개발 적용하였다. 이러한 신호처리 기법을 통하여 측정된 진동 신호로부터 회전체, 베어링, 그리고 치차의 회전 진동성분을 효과적으로 측정하는 방법을 금번 학술대회에서 소개한다. 그리고, 진공펌프 상태진단에 필요한 상태변수의 실시간 backup 방법, 그리고 공정관리 server와 통신기능, 그리고 펌프 현장 관리자용 PC와 통신 기법 등 상태변수 측정 모듈의 확장성에 대한 기술적 내용을 소개한다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제51권4호
• /
• pp.167-174
• /
• 2002

This study describes a fetal heart rate(FHR) estimation algorithm using phonogram. Using a phonogram amplifier, various fetal heart sounds are collected in a university hospital. The FHR estimation algorithms consists of a lowpass filter, decimation, envelop detection, pitch detection, and post-processing. The post-processing is the FHR decision procedure using all informations of fetal heart rates. Using the algorithm and other parameters of fetal heart sound, a fetal monitoring software was developed. This can display the original signals, the FFT spectra, FHR and its trajectory. Even though the fetal phonogram amplifier detects the fetal heart sounds well, the sound quality is not so good as the ultrasonography. In case of very week fetal heart sound, autocorrelation of it showed clear periodicity. But two main peaks in one period is an obstacle in pitch detection and peaks are not so vivid. The proposed FHR estimation algorithm showed very accurate and stable results. Since the developed software displays multiple parameters in real time and has convenient functions, it will be useful for the phonogram-style fetal monitoring device.