• 한국지능시스템학회논문지
• /
• 제18권2호
• /
• pp.284-289
• /
• 2008

비디오 압축 표준 중에서 H.264/AVC는 높은 압축률과 신뢰성 있는 비디오 전송을 지원하기 위해 설계된 표준이다. 이는 블록기반의 DCT를 이용하여 압축을 하기 때문에 블럭킹 효과가 나타나며 이를 감소시키기 위한 디블러킹 필터를 사용하지만 영상이 과도하게 평활화 됨으로 화질이 저하된다. 본 논문에서는 이러한 단점을 해결하기 위해 개선된 디블록킹 필터를 제안한다. 제안된 디블록킹 필터는 블록 경계 강도를 재결정하고 저주파 영역에서의 튀는 점(artifacts)을 제거하기 위해 코너 필터링을 적용한다. 성능을 평가하기 위해 제안된 디블록킹 필터와 기존의 방법을 다양한 비디오에 적용하여 주관적인 화질 평가와 객관적인 화질 평가를 하였다. 실험결과는 제안방법은 영상의 에지가 보존되면서 블록킹 현상이 감소되고 PSNR이 개선됨을 보여준다.

• 대한전자공학회논문지SP
• /
• 제48권5호
• /
• pp.84-95
• /
• 2011

본 논문에서는 위성영상을 압축하는 과정에서 발생하는 압축잡음을 내용 분석을 통해 적응적으로 제거하는 디블록킹 알고리즘을 제안 한다. 특히, 제공된 KOMPSAT(korean multi-purpose satellite)-2는 열 단위로 동일한 양자화 계수를 적용하며 고주파 성분이 많은 부분을 압축하여 효율 및 시간을 향상 시켰으나 압축률이 높은 동일 열 내에 복잡도가 낮은 부분에서 압축 잡음이 나타나는 문제점이 있다. 이러한 압축잡음을 제거하기 위해 일반적인 디블록킹 필터를 적용 시 복잡한 영역을 평활화시키는 문제점이 있다. 따라서 제안한 방법에서는 영상 분석 후 적응적 디블록킹 필터를 통해 에지를 보존하면서 격자잡음을 제거 한다. 이와 동시에 WLFPCA(weighted lowpass filter using principle component analysis)를 이용하여 큰 곡선형 경계부분의 계단잡음을 제거 하였다. 제안한 방법은 성능을 평가하기 위한 모의실험 결과로부터 기존의 방법에 비하여 객관적 화질 지표인 PSNR(peak signal to noise ratio)과 주관적 화질 지표인 MSSIM(mean structural similarity)에서 비슷하거나 향상된 결과를 보였으며 특히, 기존의 압축잡음 제거 알고리즘은 반복적 프로세싱을 통해 계단잡음을 제거하나 제안한 방법은 싱글패스(single-path) 방식으로 시간을 크게 단축시켜 실시간에 가까운 처리가 가능하도록 하였으며, 계산양을 줄여 하드웨어의 적용이 용이하게 하였다.

• 대한전자공학회논문지SP
• /
• 제41권5호
• /
• pp.217-223
• /
• 2004

블록 기반의 손실 영상 압축 방식에서는 블록마다 다른 양자화 오류로 인하여 블록 경계를 따라 불연속성이 나타날 수 있다. 이러한 블록화 현상은 압축률이 높아질수록 심각하여 화질에 큰 영향을 미친다. 이러한 블록화 현상을 막기 위해 많은 알고리즘들이 제안되었다 그러나 블록화 현상에 대한 연구 중 모서리 잡음이라고 불리는 현상에 대한 연구가 미진하였다. 모서리 잡음은 블록 경계가 교차하는 지점에서 영상 경계가 불연속적으로 나타나게 되는 것을 말한다. 본 논문에서는 블록 기반영상 압축방식에서 발생하는 모서리 잡음의 발생과정과 특성을 분석하고 이 문제를 해결하기 위한 검출과 제거 알고리즘을 제안한다. 실험 결과는 제안 방법이 주관적 화질을 향상시키는 것을 보여준다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.403-406
• /
• 2000

본 논문에서는 저비트율 영상통신에서 발생되는 블록화현상과 컬러 번짐 현상을 효과적으로 줄임으로써, 주관적 화질을 개선하는 후처리 필터를 제안한다. 저비트율 영상통신에서 8*8 블록 단위의 DCT 수행은 블록화 및 컬러 번짐 현상과 같은 화질 열화를 초래한다. 이러한 화질 열화를 개선하기 위하여 밝기 영역과 컬러 영역에서 각기 다른 후처리 필터를 본 논문에서 제안한다. 밝기 부분의 후처리 필터에서는 일률적인 후처리 필터에서 발생하게 되는 새로운 artifact 인 geometric pattern 을 방지하기 위해 각 화소의 공간영역에서 블록 경계 좌우로 filtering range 를 다르게 수행하고, 컬러부분의 후처리 필터에서는 컬러번짐 현상을 최대한 억제하기 위해 블록간 컬러 값의 차이에 따라 다르게 수행되는 후처리 필터를 제안한다. 제안된 실험을 통하여 후처리 필터를 수행한 영상화질이 H.263 baseline 에 비해 월등히 나아짐을 확인할 수 있었으며, H.263 Annex J의 deblocking filter mode에 비해서도 떨어지지 않는 화질을 얻을 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.109-112
• /
• 2000

An algorithm for the reduction of blocking artifacts is pro-posed. Instead of filtering the pixels by a digital filter, the proposed algorithm considers the compressed image as continuous-time ,signal and replaces it by a pre-designed lowpass filter outputs. The algorithm shows better performance than the conventional methods in low activity region, and comparable or a little worse objective performance in high activity region. Hence, by applying the proposed algorithm to the low activity region and the conventional ones to the high activity region, the objective and subjective performances are improved in most cases.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2014년도 하계학술대회
• /
• pp.26-27
• /
• 2014

This paper presents an adaptive interpolation filtering scheme for the High Efficiency Video Coding (HEVC) standard. In regards to interpolation for motion estimation and compensation, the conventional HEVC employs 8-tap and 4-tap filters for luma and chroma samples, respectively. Coefficients in such filters are determined by discrete cosine transform (DCT). In the proposed scheme, boundary strength values are stored after the execution of the deblocking filter. For each block, the sum of boundary strength values is calculated to indicate whether its region is complex or simple. Consequently, based on the region classification, 12-tap and 8-tap interpolation filters are used for complex and simple regions, respectively. This process is applied to luma sample interpolation only. Simulation results show 1.8% average BD-rate reduction compared to the conventional method.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2020년도 추계학술대회
• /
• pp.46-48
• /
• 2020

HEVC (High Efficiency Video Coding)의 In-Loop 필터 중 하나인 디블로킹 필터는 예측과 변환 블록 주변의 균일하지 않은 잡음을 제거하기 위해 사용된다. 영상을 복원할 때 텍스쳐 정보의 경우, 디블로킹 필터로 눈에 보이는 잡음을 제거하는 데 유리하지만 깊이 정보는 깊이를 예측하여 합성하는 데 사용되므로 디블로킹 필터를 적용하면 합성에 방해가 될 수 있다. 이에 본 논문은 TMIV (Test Model 6 for MPEG Immersive Video) 인코더를 거쳐 나온 기본 시점과 추가 시점의 텍스쳐와 깊이 영상에 디블로킹 필터를 적용하여 BD-Rate의 향상 정도와 인지 화질적 관점에서의 화질 개선 여부를 실험을 통해 검증한다.

• 한국정보통신학회논문지
• /
• 제19권1호
• /
• pp.178-184
• /
• 2015

본 논문에서는 UHD(Ultra High Definition) 영상을 위한 고성능 HEVC(High Efficiency Video Coding) 디블록킹 필터 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 필터링 수행시간 단축을 위해 두 개의 필터로 구성된 4단 파이프라인 구조를 가지며 경계강도 모듈을 병렬 구조로 설계하였다. 또한 저전력 하드웨어 구조를 위해 파이프라인의 단계를 클록 게이팅으로 설계하였고, 파이프라인 과정에서 단일 포트 SRAM에 접근할 때 발생하는 해저드 문제를 해결하기 위해 분할된 메모리 구조로 설계하였다. 전처리 단계에서 단일 포트 SRAM에 데이터를 저장할 때 발생하는 지연시간을 감소하기 위해 새로운 필터링 순서를 제안하였다. 본 논문에서 제안하는 디블록킹 필터 하드웨어 구조는 Verilog HDL로 설계 하였으며, TSMC 0.18um CMOS 표준 셀 라이브러리를 이용하여 합성한 결과 22k 개의 로직 게이트로 구현되었다. 또한, 동작 주파수는 150MHz에서 UHD급 8K 해상도인 $7680{\times}4320@60fps$ 처리가 가능하고 최대 동작 주파수는 285MHz이다. 제안하는 하드웨어 구조의 기본 처리단위 당 사이클 수를 비교 분석한 결과, 처리율이 기존 구조 대비 32% 향상된 결과를 얻었다.

• 방송공학회논문지
• /
• 제15권5호
• /
• pp.617-630
• /
• 2010

고해상도 비디오에 대한 압축 성능 향상을 위해 ITU-T VCEG에서는 H.264/AVC 표준을 근간으로 다양한 압축 성능 개선 기법들을 추가해 왔는데, 그중 ALF 기법은 양자화에 의해 발생한 오류를 제거할 수 있는 필터링 방법을 제공함으로써, 고해상도 영상에서 평균 9%의 매우 높은 성능 개선 능력을 보이는 핵심 기술이다. 하지만 기존의 ALF는 한 프레임 내에서 하나의 Wiener 필터만을 사용하므로, 다수의 서로 다른 통계적 특성을 가진 영역이 존재하는 경우에는 능률적인 오류 복원 성능을 제공하기 어려운 한계를 가지고 있다. 따라서 본 논문에서는 한 복호 프레임에 존재하는 다양한 영역 별 통계적 특성을 반영하여 보다 유연한 율-왜곡 관점에서의 ALF 선택이 가능할 수 있도록, 적응적 율-왜곡 최적 다중 루프 필터 기법을 제안한다. 제안 알고리즘을 통해 다양한 영상에 대하여 기존 알고리즘의 성능을 안정적으로 개선할 수 있었으며, 영상에 뚜렷한 특성 차이를 지닌 복수의 오브젝트가 존재할 경우에는 더욱 높은 비트율 감소 이득을 얻을 수 있었다.

• 대한전자공학회논문지SD
• /
• 제47권1호
• /
• pp.20-27
• /
• 2010

본 논문에서는 고성능 H.264/AVC 복호기 설계를 위해 디블록킹 필터의 수행시간 단축과 저전력 설계를 위한 필터링 순서 및 효율적인 메모리 구조를 제안하고 5단 파이프라인으로 구성된 필터의 설계에 대해 기술한다. 디블록킹 필터는 블록 경계에서 발생하는 왜곡을 제거하여 영상의 화질을 개선시키지만 하나의 경계에 여러 번 필터링을 수행하여 많은 메모리 접근과 반복되는 연산과정이 수반된다. 따라서 본 논문에서는 메모리 접근과 필터 수행 사이클을 최소화하는 새로운 필터 순서를 제안 하고 반복되는 연산의 효율적 관리를 위해 파이프라인 구조를 적용하였다. 제안하는 디블록킹 필터는 메모리 읽기, 임계값 계산, 전처리 연산, 필터 연산, 메모리 쓰기로 구성된 5단 파이프라인으로 구현되어 순차적인 필터 연산에 병렬적 처리가 가능하며 각 단계에 클록 게이팅을 적용하여 하드웨어 자원에 불필요한 전력을 감소시켰다. 또한, 적은 내부 트랜스포지션 버퍼를 사용하면서 필터링 순서를 효율적으로 개선하여 필터 수행을 위한 메모리 접근과 수행 사이클을 감소시켰다. 제안하는 디블록킹 필터의 하드웨어는 Verilog HDL로 설계 하였으며 기존의 복호기에 통합하여 Modelsim 6.2g 시뮬레이터를 이용해 검증하였다. 입력으로는 표준 참조 소프트웨어 JM9.4 부호기를 통해 압축한 다양한 QCIF영상 샘플을 사용하였다. 기존 필터들과 수행 사이클을 비교한 결과, 제안하는 구조의 설계가 비교적 적은 트랜스포지션 버퍼를 사용했으며 최소 20%의 수행 사이클이 감소함을 확인하였다.