• 마이크로전자및패키징학회지
• /
• 제24권3호
• /
• pp.47-52
• /
• 2017

본 연구에서는 멀티 레벨 플래쉬 메모리 셀의 프로그램 포화영역에서 트랩된 전하 손실 효과에 의한 데이터 보유 특성에 대한 연구를 진행하였다. Incremental Step Pulse Programming(ISPP) 방식에 의한 전압 인가 시 셀의 문턱 전압은 선형적으로 증가하다 일정 수준 이상의 전압에 도달하면 더 이상 증가 하지 않는 현상을 문턱 전압 포화 현상이라고 한다. 이는 프로그램 시 플로팅 게이트에 축적된 전하가 Inter-Poly Dielectric(IPD) 층을 통해 컨트롤 게이트로 빠져 나가는 것에 원인이 있다. 본 연구는 열적 스트레스에 의한 문턱 전압의 보유 특성이 선형 영역에서보다 포화 영역에서 심각하게 저하되는 현상의 원인규명에 대한 연구이다. 이를 평가하기 위해 프로그램 후 데이터 보유(data retention) 특성 평가 및 반복 읽기 측정을 진행하였다. 또한 여러 가지 측정 패턴을 이용한 측정 조건 분리 실험을 통해 검증하였다. 그 결과 포화 영역에서의 문턱 전압 저하 특성의 원인은 포화 시 가해진 높은 전압에 의해 플로팅 게이트와 컨트롤 게이트 사이의 인터 폴리 절연막 IPD 층의 질화막에 트랩된 전자의 손실 효과인 것으로 나타났다. IPD 층의 질화막에 전하 트랩 현상이 발생하고 열적 스트레스가 가해진 후 트랩된 전하가 다시 빠져 나오면서 문턱 전압의 저하가 발생하고 이는 소자의 신뢰성에 나쁜 영향을 미친다. 낸드 플래쉬 메모리 셀의 프로그램 포화 영역 문턱 전압을 증가시키기 위해서는 질화막에 트랩된 전하의 손실을 고려하여 플로팅 게이트의 전하저장 능력을 향상시켜야 하며 IPD 막에 대한 주의 깊은 설계가 필요하다.

• 한국산학기술학회논문지
• /
• 제17권6호
• /
• pp.715-720
• /
• 2016

본 논문에서는, 휴대기기를 위한 PWM(Pulse Width Modulation), 전압모드 DC-DC 승압형 컨버터를 제안한다. 제안하는 컨버터는 현재 소형화 되어가고 있는 휴대기기 시장에 적합하도록 1 MHz의 스위칭 주파수를 사용하여 칩 면적을 줄였다. 제안하는 DC-DC 컨버터는 전력단과 제어단으로 이루어지며 전력단은 인덕터, 출력 커패시터, MOS 트랜지스터 등으로 구성되며 제어단은 연산증폭기, 밴드갭 회로, 소프트 스타트 블록, 히스테리시스 비교기와 비겹침 드라이버로 구성된다. 설계된 회로는 히스테리시스 비교기와 논오버랩 드라이버를 사용하여 낮은 전압에서 구동되는 휴대기기의 잡음의 영향을 줄이고 출력전압 리플을 감소시켰다. 제안하는 회로는 1-poly 6-metal CMOS 매그나칩/하이닉스 $0.18{\mu}m$ 공정을 사용하여 레이아웃을 진행하였다. 설계된 컨버터는 입력 전압 3.3 V, 출력전압 5 V, 출력전류 100 mA 출력전압 대비 1%의 출력 전압 리플과 1 MHz의 스위칭 주파수의 특성을 갖는다. 본 논문에서 제안하는 승압형 DC-DC 컨버터는 PDA, 휴대폰, 노트북 등 휴대용 전자기기 시장에 맞는 고효율, 소형화 컨버터로서 유용하게 사용 될 것으로 사료된다.

• 대한전자공학회논문지SD
• /
• 제38권2호
• /
• pp.114-121
• /
• 2001

능동제어형 전계방출 디스플레이의 전자공급원으로서 능동제어형 전계 에미터 어레이의 회로모델이 제안되었다. 능동제어형 전계 에미터 어레이는 전계방출을 안정화시키고 저전력구동을 위한 수소화 된 비정질 실리콘 박막 트랜지스터와 Spindt형 Mo 전계 에미터 어레이로 구성되었고 같은 유리기판 위에 제작되었다. 비정질 박막 트랜지스터와 Spindt형 Mo 전계 에미터 어레이의 전기적 특성으로부터 추출된 기본 모델 변수는 제안된 능동제어형 전계 에미터 어레이 회로모델에 입력되었고 SPICE 회로 시뮬레이터를 사용하여 특성을 분석하였다. 제작된 소자의 측정값과 DC 시뮬레이션 결과를 비교한 결과 두 값이 상당히 일치함으로써 등가회로 모델의 정확성을 확인하였다. 또한 제작된 소자의 transient 시뮬레이션 결과 전계 에미터 어레이의 게이트 커패시턴스와 TFT의 구동능력이 반응시간에 가장 크게 영향을 끼치고 있음을 확인하였다. 제작된 능동제어형 전계방출 에미터 어레이는 pulse width modulation으로 구동하는 경우 15㎲의 반응시간을 얻었고 이 값으로는 4bit/color의 계조(gray scale)표현이 가능하였다.

• 마이크로전자및패키징학회지
• /
• 제18권4호
• /
• pp.49-53
• /
• 2011

TSV(through-silicon-via)를 이용한 3차원 Si 칩 패키징 공정 중 전기 도금을 이용한 비아 홀 내 Cu 고속 충전과 범핑 공정 단순화에 관하여 연구하였다. DRIE(deep reactive ion etching)법을 이용하여 TSV를 제조하였으며, 비아홀 내벽에 $SiO_2$, Ti 및 Au 기능 박막층을 형성하였다. 전도성 금속 충전에서는 비아 홀 내 Cu 충전율을 향상시키기 위하여 PPR(periodic-pulse-reverse) 전류 파형을 인가하였으며, 범프 형성 공정에서는 리소그라피(lithography) 공정을 사용하지 않는 non-PR 범핑법으로 Sn-3.5Ag 범프를 형성하였다. 전기 도금 후, 충전된 비아의 단면 및 범프의 외형을 FESEM(field emission scanning electron microscopy)으로 관찰하였다. 그 결과, Cu 충전에서는 -9.66 $mA/cm^2$의 전류밀도에서 60분간의 도금으로 비아 입구의 도금층 과성장에 의한 결함이 발생하였고, -7.71 $mA/cm^2$에서는 비아의 중간 부분에서의 도금층 과성장에 의한 결함이 발생하였다. 또한 결함이 생성된 Cu 충전물 위에 전기 도금을 이용하여 범프를 형성한 결과, 범프의 모양이 불규칙하고, 균일도가 감소함을 나타내었다.

• 한국세라믹학회지
• /
• 제34권2호
• /
• pp.202-208
• /
• 1997

Bi층 SrBi2Ta2O9(SBT)박막을 상온에서 rf magnetron sputtering에 의해 Pt/Ti/SiO2/Si기판위에 증착한 다음 산소 분위기 하에서 1시간동안 75$0^{\circ}C$, 80$0^{\circ}C$, 85$0^{\circ}C$로 열처리하였다. 타겟은 박막내의 Bi와 Sr의 부족을 보상하기 위해 20mole%의 Bi2O3와 30mole%의 SrCO3를 과잉으로 넣어 사용하였으며, 80$0^{\circ}C$로 열처리한 박막의 조성은 Sr0.7Bi2.0Ta2.0O9.0이었다. 200nm의 두께를 갖는 이 SBT박막은 치밀한 미세구조와, 1MHz의 주파수에서 210의 유전상수, 0.05의 유전손실을 나타내었고, 또한 100 kMz에서 32$0^{\circ}C$의 큐리온도를 나타냈으며 그 온도에서의 유전상수는 314이었다. 이 SBT박막의 잔류분극(2Pr)과 항전계(2Ec)값은 각각 인가전압 3V에서 9.1$\mu$C/$\textrm{cm}^2$과 85kV/cm이었고, 5V의 bipolar pulse 하에서 1010 cycle까지 피로현상이 나타나지 않았으며, 누설전류 밀도는 150kV/cm에서 7$\times$10-7A/$\textrm{cm}^2$의 값을 보였다. rf magnetron sputtering 으로 제조된 SBT박막은 비휘발성 메모리 소자에의 응용이 가능하다.

• 한국산학기술학회논문지
• /
• 제9권2호
• /
• pp.360-369
• /
• 2008

태양전지는 일사량, 온도와 부하에 의해 크게 변동하기 때문에 가능한 한 많은 에너지를 얻기 위해서는 태양전지의 출력을 항상 최대로 제어할 필요가 있다. 태양전지의 출력은 직류이므로 교류부하에 적용하기 위해서는 전력변환장치 중 인버터가 필수적이며 단위 역률을 갖는 정현파 전류 및 전압을 부하계통에 공급해 주어야 한다. 본 논문에서는 태양광 발전시스템을 승압 쵸퍼와 단상 PWM(Pulse Width Modultion) 전압형 인버터로 구성하였고, 안정된 변조를 위해서 동기신호와 제어신호를 원칩 마이크로프로세서에 의해서 처리하였다. 전력비교에 따라 시비율을 변화시키지만 태양전지는 전형적인 수하특성을 갖고 있어, 일사량과 온도변화에 관계없이 항상 최대 출력 점을 추적하도록 승압초퍼를 제어하였다. 단상 PWM 전압형 인버터는 태양전지가 연속 발전할 수 없는 단점을 보완하기 위해 일반 상용전원과 연계함으로써 약 $10{\sim}20%$ 전력절감효과를 얻을 수 있는 에너지절약 전원복합형 전력변환장치로 구성되어 있다. 단상 PWM 전압형 인버터와 위상동기를 위해서 계통전압을 검출하여 계통전압과 인버터 출력을 동상 운전하므로 잉여전력을 계통과 연계할 수 있게 하여 고 역률과 저고조파 출력을 유지 하므로써 부하와 계통에 전력이 안정하게 공급될 수 있도록 제어하였다.

• 한국수정란이식학회지
• /
• 제9권2호
• /
• pp.145-152
• /
• 1994

The suitable electric stimulation is essential for activation and fusion of oocytes before or after nuclear transplantation The present study was undertaken to determine the optirnal condition for the parthenogenetic activation of in vitro rnatured(IVM) bovine oocytes by electric stimulation. Different direct current(DC) electric voltage of 1.0, 1.5 and 2.0 kV/cm and pulse duration of 30, 60 and 120 $\mu$sec were applied to the JVM nocytes in 0.3 M mannitol solution containing each 100 $\mu$M CaCl$_2$ and MgCl$_2$. IVM occytes at 24, 28 and 32 hours Post-maturation(hpm) were also electrically stimulated at 1.5 kV /cm, for 60 $\mu$ sec. The stimulated nocytes were then co-cultured in TCM-199 solution containing 10% fetal calf serum with bovine oviductal epithelial cells for 7~9 days in a 5% $CO_2$ incubator at 39$^{\circ}C$ ~ Their activation and in vitro development to morula and blastocyst were assessed under an inverted microscope. The higher activation rates 62.8 and 63.4% and in vitro de- velopment rates to morula and blastocyst 5.1 and 10.9% were shown in the oocytes stimulated at the voltage of 1.0 and 1.5 kV/cm than 2.0 kV/cm, respectively. No signifi- cantly(P<0.05) different activation rate was shown in JVM oocytes stimulated for 30, 60 and 120 $\mu$sec, but developmental rates to morula and blastocyst was significantly(P<0.05) higher in the oocytes stimulated for 30 $\mu$sec(6~3%) and 60 $\mu$sec(10~0%) than 120 $\mu$sec(0~ 0%). The aged oocytes at 28 and 30 hpm showed significantly(P<0.05) higher activation rates(72~7 and 79.7%) than the oocytes at 24 hpm(50~9%)~ Also, their developmental rates to morula and blastocyst were significantly(P<0.05) higher in the nocytes at 28(14.3%) and 32 hpm(15.9%) than 24 hpm(3.6%). From these results, it can be suggested that the optimal electric stimulation for IVM bovine occytes is a DC voltage between 1.0 and 1.5 kV/cm, pulse duration of 30 or 60 $\mu$sec, and the optimal age of IVM oocytes for electric activation is at 32 hpm.

• 공업화학
• /
• 제28권5호
• /
• pp.506-512
• /
• 2017

편극화된 물/1,2-dichloroethane (1,2-DCE) 계면에서 이온화가 가능한 테트라사이클린(tetracycline, TC) 화학종 전이 반응을 순환전압전류법과 시차펄스전위법을 이용하여 조사하였다. 물의 pH 변화에 따라 전하 상태가 다른 TC 이온 화학종이 물/1,2-DCE 계면에서 전이하는 전위 값을 측정하여 TC 이온의 상 분배 도표를 얻었다. 이를 통해 각 pH에 따라 수용액 또는 유기 용액 층에서 좀 더 우세한 TC 이온 화학종 형태를 확인하였다. 이와 함께 상기 계면에서 TC 전이 반응의 형식 전이 전위, 분배 계수 및 Gibbs 에너지 값을 포함한 열역학적 정보를 얻었다. 또한 TC 이온을 정량 분석 가능한 센서로 제작하기 위해 고분자 박막에 단일 마이크로 홀을 만들고 유기성의 polyvinylchloride-2-nitrophenyloctylether (PVC-NPOE) 젤을 도포하여 물/젤 계면을 형성하였다. 물/1,2-DCE 계면에서 TC 이온의 전이 반응과 매우 유사하게 수용액의 pH가 4.0일 때 TC 이온의 농도 변화에 따라 전류 값이 증가하는 것을 순환전압전류법으로 관찰하였다. 시차펄스벗김전위법을 이용하여 상기 물/젤 계면에서 완충 수용액에 존재하는 TC 화학종을 $5{\mu}M$까지 검출할 수 있었으며, $5{\mu}M$에서 $30{\mu}M$까지 정량분석 할 수 있었다.

• 한국정보통신학회논문지
• /
• 제12권7호
• /
• pp.1235-1242
• /
• 2008

본 논문에서는 $0.18{\mu}m$ triple-well CMOS 공정을 사용하여 포톤계수 방식의 $32{\times}32$ 픽셀 어레이를 갖는 CMOS ray 영상센서를 설계하였다. 설계된 영상센서의 카픽셀은 $100{\times}100\;{\mu}m2$ 면적을 가지고 있고 약 400개의 트랜지스터로 구성되어 있으며, 범프 본딩을 통해 ray 검출기와 CSA(Charge Sensitive Amplifier)의 연결을 위한 $50{\times}50{\mu}m2$의 오픈패드를 가지고 있다. 각각의 싱글픽셀 CSA에서 전압 바이어스 회로를 사용한 folded cascode CMOS OP amp 대신 레이아웃 면적을 줄이기 위하여 self biased folded cascode CMOS OP amp를 이용하였으며, 계수 모드 진입 전후에 CLK에서 발생 할 수 있는 short pulse를 제거하는 15bit LFSR 계수기 (Linear Feedback Shift Register Counter) 클럭 발생회로를 제안하였으며, 읽기 모드에서 CMOS X-ray 영상센서의 최대 전류를 줄이기 위하여 열 어드레스 디코더를 이용하여 한 열씩 읽도록 설계하였다.

• 해양환경안전학회지
• /
• 제23권6호
• /
• pp.739-745
• /
• 2017

선박에서 배출되는 환경오염물질 저감 및 연료 소비를 줄이기 위한 다양한 연구가 진행되고 있다. 이에 따라 기존의 전력망과 신재생에너지를 연계 시킬 수 있는 직류배전시스템의 한 부분인 전력변환시스템에 대한 연구가 활발히 이루어지고 있다. 현재 전력변환장치로 주로 사용되고 있는 다이오드 정류기는 부하의 입력전류에 많은 저차고조파가 포함되어 공급전압의 왜곡을 초래하고 전체시스템의 전력품질을 저하시킨다. 일정하지 않은 출력 전압파형은 발전기, 부하기기 등에 오작동 유발 및 인버터 단의 스위칭 소자에 영향을 미치며 스위칭 손실을 증가 시킨다. 본 논문에서는 AFE(Active Front End) 방식 PWM(Pulse Width Modulation) 정류기의 직류출력, 입력 전원의 역률 및 총고조파왜형률(Total Harmonic Distortion)을 개선하기 위해서 PLL회로를 사용한 제어기를 설계하였고, 시뮬레이션 결과 직류 출력전압 파형과 입력전원의 역률이 기존 보다 개선되었으며 총고조파왜형률 또한 IEEE Std514-2014 규정에 적합한 결과를 얻을 수 있었다.