• 제목/요약/키워드: concurrent-algorithm

검색결과 120건 처리시간 0.02초

국외구매 무기체계에 대한 동시조달수리부속 선정 유전자 알고리즘 연구 (A Study on Genetic Algorithm of Concurrent Spare Part Selection for Imported Weapon Systems)

  • 조현기;김우제
    • 대한산업공학회지
    • /
    • 제36권3호
    • /
    • pp.164-175
    • /
    • 2010
  • In this study, we developed a genetic algorithm to find a near optimal solution of concurrent spare parts selection for the operational time period with limited information of weapon systems purchased from overseas. Through the analysis of time profiles related with system operations, we first define the optimization goal which maintains the expected system operating rate under the budget restrictions, and the number of failures and the lead time for each spare part are used to calculate the estimated total down time of the system. The genetic algorithm for CSP selection shows that the objective function minimizes the estimated total down time of systems with satisfying the restrictions. The method provided by this study can be applied to the generalized model of CSP selection for the systems purchased from overseas without provision of their full structure and adequate information.

멀티태스킹에 의한 병행 점진 평가 방법 (A Concurrent Incremental Evaluation Technique Using Multitasking)

  • 한정란
    • 정보처리학회논문지A
    • /
    • 제17A권2호
    • /
    • pp.73-80
    • /
    • 2010
  • 하드웨어의 성능이 향상됨에 따라 멀티태스킹 방식으로 병행 처리하는 연구가 다양하게 진행되고 있다. 프로그램 개발 단계에서 프로그램을 수정할 경우, 전체 프로그램을 다시 평가하는 대신 수정한 부분과 그 부분에 영향 받는 부분만을 다시 평가하는 방법이 점진 평가인데, 여러 프로세서에서 병렬로 처리하는 대신 자바언어의 멀티쓰레딩 기능을 활용하여 점진 평가의 효율성을 증대시키는 연구가 필요하다. 본 논문에서는 의미 구조에 직접적으로 영향을 주는 변수의 값을 나타내는 속성을 중심으로 종속성을 표시하여 객체 지향언어인 자바 언어에서 병행 점진 평가를 동시에 효율적으로 수행할 수 있는 병행 점진 평가 알고리즘을 제시하고 그 알고리즘의 정확성을 증명한다. 실험을 통해 병행 점진 평가 방법의 효율성을 분석한다.

Concurrent Support Vector Machine 프로세서 (Concurrent Support Vector Machine Processor)

  • 위재우;이종호
    • 대한전기학회논문지:시스템및제어부문D
    • /
    • 제53권8호
    • /
    • pp.578-584
    • /
    • 2004
  • The CSVM(Current Support Vector Machine) that is a digital architecture performing all phases of recognition process including kernel computing, learning, and recall of SVM(Support Vector Machine) on a chip is proposed. Concurrent operation by parallel architecture of elements generates high speed and throughput. The classification problems of bio data having high dimension are solved fast and easily using the CSVM. Quadratic programming in original SVM learning algorithm is not suitable for hardware implementation, due to its complexity and large memory consumption. Hardware-friendly SVM learning algorithms, kernel adatron and kernel perceptron, are embedded on a chip. Experiments on fixed-point algorithm having quantization error are performed and their results are compared with floating-point algorithm. CSVM implemented on FPGA chip generates fast and accurate results on high dimensional cancer data.

초기 수렴 검출 기능을 갖는 동시 MCMA-DD 등화기 (A Concurrent MCMA-DD Equalizer with Initial Convergence Detection)

  • 김철민;최익현;오길남;최수철
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2005년도 추계종합학술대회
    • /
    • pp.477-480
    • /
    • 2005
  • CMA-DD기법은 CMA의 정상상태 성능개선을 위해 제안되었으며, 모드간 전환시점에 따라 성능이 결정된다. CMA-DD의 문제점을 개선하기 위해 Castro등은 동시 등화기를 제안하여 모드 전환시점에 따른 성능의 민감성을 완화시켰다. 그러나 동시 동작 알고리즘은 등화기가 완전히 수렴에 도달한 후에도 동시 동작을 계속한다는 문제점을 갖는다. 동시 동작 알고리즘을 개선하기 위해 본 논문에서는 변형된 CMA(Modified CMA)와 DD모드를 결합한 동시 MCMA-DD등화기를 제안한다. 제안한 등화기는 기존의 기법보다 수렴속도와 정상상태의 성능이 개선되었다. 또한 두 모드의 전환 시점을 등화기 출력에 잔류하는 심볼간 간섭 양을 이용하여 최적의 전환 시점을 결정하였다.

  • PDF

부하분산 알고리즘을 적용하여 반응시간을 감소시키는 웹 클러스터 시스템 구축 (System Infrastructure of Efficient Web Cluster System to Decrease the Response Time using the Load Distribution Algorithm)

  • 김석찬;이영
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제10권6호
    • /
    • pp.507-513
    • /
    • 2004
  • 본 논문에서는 웹 클러스터 시스템의 효율적인 자원사용 방법에 관하여 연구하고자 한다. 시스템 자원, 즉 메모리 사용을 균형적으로 하는 엘 클러스터 시스템을 구현하기 위한 부하 분산 알고리즘을 제안하여 검토하고자 한다. 다양한 클러스터링 모델에서 반응시간을 성능 측정의 지수로 제시하였다. 또한 웹 클러스터 시스템의 동시사용자수를 기반으로 반응시간은 사용자 수론 증가시키면서 실험을 실시하였다. 제안된 알고리즘에 대한 모의실험 결과는 기존의 상용화된 알고리즘보다 좋은 결과를 보여주고 있다. 제안된 부하분산 알고리즘은 동시 사용자 수가 많은 시스템의 경우, 더 좋은 결과를 보여주고 있다. 제안된 알고리즘은 이기종으로 구성된 웹 서버 시스템에 유용할 것으로 사료된다.

하우스킵핑 A/D 변환기의 테스트 알고리즘과 측정 (Test Algorithm and Measurement of Housekeeping A/D Converter)

  • 박용수;유흥균
    • 반도체디스플레이기술학회지
    • /
    • 제3권4호
    • /
    • pp.19-27
    • /
    • 2004
  • The characteristic evaluation of A/D converter is to measure the linearity of the converter. The evaluation of the linearity is to measure the DNL, INL, gain error and offset error in the various test parameters of A/D converter. Generally, DNL and INL are to be measured by the Histogram Test Algorithm in the DSP-based ATE environment. And gain error and offset error are to be measured by the calculation equation of the measuring algorithm. It is to propose the new Concurrent Histogram Test Algorithm for the test of the housekeeping A/D converter used in the CDMA cellular phone. Using the proposed method, it is to measure the DNL, INL, gain error and offset error concurrently and to show the measured results.

  • PDF

매칭 문제를 위한 효율적인 랜덤 병렬 알고리즘 (Efficient Randomized Parallel Algorithms for the Matching Problem)

  • 우성호;양성봉
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제26권10호
    • /
    • pp.1258-1263
    • /
    • 1999
  • 본 논문에서는 CRCW(Concurrent Read Concurrent Write)와 CREW(Concurrent Read Exclusive Write) PRAM(Parallel Random Access Machine) 모델에서 무방향성 그래프 G=(V, E)의 극대 매칭을 구하기 위해 간결한 랜덤 병렬 알고리즘을 제안한다. CRCW PRAM 모델에서 m개의 선을 가진 그래프에 대해, 제안된 매칭 알고리즘은 m개의 프로세서 상에서 {{{{ OMICRON (log m)의 기대 수행 시간을 가진다. 또한 CRCW 알고리즘을 CREW PRAM 모델에서 구현한 CREW 알고리즘은 OMICRON (log^2 m)의 기대 수행 시간을 가지지만,OMICRON (m/logm) 개의 프로세서만을 가지고 수행될 수 있다.Abstract This paper presents simple randomized parallel algorithms for finding a maximal matching in an undirected graph G=(V, E) for the CRCW and CREW PRAM models. The algorithm for the CRCW model has {{{{ OMICRON (log m) expected running time using m processors, where m is the number of edges in G We also show that the CRCW algorithm can be implemented on a CREW PRAM. The CREW algorithm runs in {{{{ OMICRON (log^2 m) expected time, but it requires only OMICRON (m / log m) processors.

복합재 구조물의 설계를 위한 동시공학 시스템의 개발 (Development of Concurrent Engineering System for Design of Composite Structures)

  • 김정석;김천곤;홍창선
    • Composites Research
    • /
    • 제12권6호
    • /
    • pp.43-52
    • /
    • 1999
  • 본 연구에서는 복합재 구조물의 설계를 위한 동시공학 시스템을 개발하였다. 동시공학 시스템은 보다 짧은 제품 개발시간과 저렴한 생산비용으로 보다 우수한 품질을 갖는 제품생산을 위해 개발되었다. 본 연구에서는 동시공학 시스템의 개발을 위해 복합재 구조물의 설계와 해석에 관련된 다양한 상용 및 비 상용 소프트웨어들이 조사/수집 되었다. 동시공학 시스템에는 고전적층판이론과 유한요소해석을 이용한 복합재 구조물의 설계 및 해석 모듈,좌굴 및 좌굴후 거동해석 모듈,탄소-탄소 복합재의 열탄성 거동해석 모듈 및 전문가 시스템과 유전자 알고리즘을 이용한 복합재 구조물의 최적설계 모듈로 구성되어 있다. 또한 동시공학시스템은 소프트웨어들의 통합 및 관리를 위해 다중작업 및 그래픽 사용자 인터페이스의 구성이 가능한 마이크로 소프트사의 비주얼 $C++{^\circledR}$에 의해 구현되었다.

  • PDF

A Process Algebra-Based Detection Model for Multithreaded Programs in Communication System

  • Wang, Tao;Shen, Limin;Ma, Chuan
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제8권3호
    • /
    • pp.965-983
    • /
    • 2014
  • Concurrent behaviors of multithreaded programs cannot be described effectively by automata-based models. Thus, concurrent program intrusion attempts cannot be detected. To address this problem, we proposed the process algebra-based detection model for multithreaded programs (PADMP). We generate process expressions by static binary code analysis. We then add concurrency operators to process expressions and propose a model construction algorithm based on process algebra. We also present a definition of process equivalence and behavior detection rules. Experiments demonstrate that the proposed method can accurately detect errors in multithreaded programs and has linear space-time complexity. The proposed method provides effective support for concurrent behavior modeling and detection.

레지스터 전송 수준에서의 VHDL 순서문 합성에 관한 연구 (A Study on Synthesis of VHDL Sequential Statements at Register Transfer Level)

  • 현민호;황선영
    • 전자공학회논문지A
    • /
    • 제31A권5호
    • /
    • pp.149-157
    • /
    • 1994
  • This paper Presents an algorithm for synthesis of sequential statements described at RT level VHDL. The proposed algorithm transforms sequential statements in VHDL into data-flow description consisting of concurrent statements by local and global dependency analysis and output dependency elimination. Transformation into concurrent statements makes it possible to reduce the cost of the synthesized hardwares, thus to get optimal synthesis results that will befit the designer 's intention. This algorithm has been implemented on VSYN and experimental results show that more compact gate-level hardwares are generated compared with Power View system from ViewLogic and Design Analyzer from Synopsys.

  • PDF