• Proceedings of the IEEK Conference
• /
• 2005.11a
• /
• pp.751-754
• /
• 2005

In this paper, we designed a vertex shader for mobile devices. Proposed Vertex shader is compatible with the OpenGL ARB & DirectX 8.0 Vertex Shader 1.1 and is organized of modified IEEE-754 24 bits float point SIMD architecture. All float point arithmetic unit process 1 cycle operation with 100Mhz frequency more. We made a vertex shader demo system with Xilinx-Virtex II and get synthesis result that confirm 11M gates size at TSMC 0.13um @ 115MHz.

• 한국정보교육학회:학술대회논문집
• /
• 2004.01a
• /
• pp.141-149
• /
• 2004

정보사회가 도래하면서 제7차 교육과정에서는 ICT 교육이 강조되고 있으나 컴퓨터 활용측면에서 교과내용이 편성되어 있고 컴퓨터의 구조와 그 동작원리에 관한 내용은 미흡하다. 그러나 컴퓨터의 구조와 원리에 대한 지식은 정보사회의 기초가 되는 핵심적인 지식일 뿐 아니라 수요가 급증하고 있는 정보기술 인력의 수급면에서도 필요하므로 그 교육이 강화되어야한다고 본다. 본 연구에서는 프로세서의 구조와 동작원리 중에서 연산부분을 중심으로 초등학생들의 수준에 맞게 시뮬레이션 형태로 설계한다. 이를 통하여 학습자가 조기에 컴퓨터의 내부구조와 동작원리에 대한 관심을 가지게 되고 나아가 컴퓨터관련 학문의 기초를 마련하고, 미래사회의 요구에도 부합될 것이라고 기대한다.

• ETRI Journal
• /
• v.28 no.3
• /
• pp.291-300
• /
• 2006

A simple and general bit log-likelihood ratio (LLR) expression is provided for Gray-coded rectangular quadrature amplitude modulation (R-QAM) signals. The characteristics of Gray code mapping such as symmetries and repeated formats of the bit assignment in a symbol among bit groups are applied effectively for the simplification of the LLR expression. In order to reduce the complexity of the max-log-MAP algorithm for LLR calculation, we replace the mathematical max or min function of the conventional LLR expression with simple arithmetic functions. In addition, we propose an implementation algorithm of this expression. Because the proposed expression is very simple and constructive with some parameters reflecting the characteristic of the Gray code mapping result, it can easily be implemented, providing an efficient symbol de-mapping structure for various wireless applications.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2012.11a
• /
• pp.1739-1741
• /
• 2012

국가 교육과정에서 컴퓨터 하드웨어만을 교과 내용으로 하는 최초의 과목은 4차 교육과정 시기 중공업 계열 고등학교에 신설된 '전자 계산기 구조' 과목으로 현재의 '컴퓨터 구조' 과목에 해당된다. 컴퓨터 구조 과목의 교과 목표는 학습자가 컴퓨터의 구조와 동작 원리를 바르게 이해하고 컴퓨터를 효율적으로 활용할 수 있도록 하는데 있다. 교과 목표를 위해서는 교과서의 내용이 정확해야 하고 현재의 컴퓨터 구조를 바르게 반영하고 있어야 한다. 본 연구에서는 공업 계열 고등학교의 컴퓨터 구조 과목에 제시된 연산 장치 영역 내용의 문제점을 컴퓨터 구조 전문 서적과의 비교를 통해 파악해 보고자 하였다. 연구 결과, 교과서의 연산 장치 영역에는 정확성과 일관성이 결여된 개념 정의와 현재의 CPU 구조를 반영하지 못한 내용이 포함되어 있었다. ALU와 연산 장치에 대한 설명이 교과서별 상이하였고, 연산 장치의 구성 요소들은 현재 사용되고 있는 CPU 구조를 바르게 나타내고 있지 않았다. 이러한 문제점들은 컴퓨터 과학의 역사적, 기술적 고찰을 통해 개선될 필요가 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.04a
• /
• pp.786-787
• /
• 2010

본 논문은 산술 쉬프트 레지스트(ASR)를 이용한 32비트 출력의 고속 스트림 암호를 제안한다. 제안한 스트림 암호는 소프트웨어 및 하드웨어 구현이 쉽게 디자인되었으며, 무선 통신 장비와 같이 제한적인 환경에서 빠르게 수행할 수 있도록 개발되었다. 제안한 스트림 암호는 SSC2, Salsa20과 수행속도 비교에서 좋은 결과를 보여주고 있으며, 좋은 통계적 분산 특성과 안전성 또한 현대 스트림 암호 알고리즘이 필요로 하는 안전성을 만족하고 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2009.04a
• /
• pp.1474-1477
• /
• 2009

본 논문에서는 ASR(Arithmetic Shift Register)과 SHA-2로 구성된 32비트 출력의 새로운 스트림 암호 ASC를 제안한다. ASC는 소프트웨어 및 하드웨어 구현이 쉽게 디자인된 스트림 암호 알고리즘이다. 특히 계산능력이 제한된 무선 통신장비에서 빠르게 수행할 수 있도록 개발되었다. ASC는 다양한 길이(8-32바이트)의 키를 지원하고 있으며, 워드 단위로 연산을 수행한다. ASC는 매우 간결한 구조를 가지고 있으며 선형 궤환 순서기(Linear Feedback Sequencer)로 ASR을 적용하였고, 비선형 순서기(Nonlinear sequencer)로 SHA-2를 적용하여 크게 두 부분으로 구성되어 있는 결합 함수(combining function) 스트림 암호이다. 그리고 8비트, 16비트, 32비트 프로세스에서 쉽게 구현이 가능하다. 제안한 스트림 암호 ASC는 최근에 표준 블록 암호로 제정된 AES, ARIA, SEED등의 블록 암호보다는 6-13배 빠른 결과를 보여주고 있으며, 안전성 또한 현대 암호 알고리즘이 필요로 하는 안전성을 만족하고 있다.

• Proceedings of the KSME Conference
• /
• 2001.06c
• /
• pp.140-145
• /
• 2001

Lasting machines for shoe manufacturing are continuously developed with the aid of automation and Computer Aided Manufacturing (CAM). Adaptive lasting machine and CAD data of a shoe last are inevitably introduced for the labor-free manufacturing process. Recently, method for the CAD datarization of a shoe last is suggested using finite element mesh system. Initial set up data and control data of machine parts are required for the adaptive lasting machine. For the efficient process, grading of those data is essential to minimize data storage and production costs. In this paper, bonding lines are extracted from the CAD data of a shoe last and graded by the geometric grading system. Tension spline method is adopted for the interpolation of last CAD data. The results are compared with the results from the arithmetic grading system that is widely adopted in the shoemaking companies.

• Journal of KIISE:Computer Systems and Theory
• /
• v.30 no.12
• /
• pp.749-755
• /
• 2003

Digital signal processing hardware based in RNS is currently considered as an important method for high speed and low cost hardware realization. This research designs and implements the method for conversion from a specific residue number system with moduli of the from $(2^k-1, 2^k, 2^k+1)$ to a weighted number system. Then, it simulates the implementation using a overlapped multiple-bit scanning method in the process of CRT conversion. In conclusion, the simulation shows that the CRT method which is adopted in this research, performs arithmetic operations faster than the traditional approaches, due to advantages of parallel processing and carry-free arithmetic operation.

• Journal of KIISE:Computer Systems and Theory
• /
• v.35 no.7
• /
• pp.327-331
• /
• 2008

Optimal Extension Fields (OEFs) are finite fields of a special form which are very useful for software implementation of elliptic curve cryptosystems. Bailey and Paar introduced efficient OEF arithmetic algorithms including the $p^ith$ powering operation, and an efficient algorithm to construct OEFs for cryptographic use. In this paper, we give a counterexample where their $p^ith$ powering algorithm does not work, and show that their OEF construction algorithm is faulty, i.e., it may produce some non-OEFs as output. We present improved algorithms which correct these problems, and give improved statistics for the number of OEFs.

• Journal of Internet Computing and Services
• /
• v.21 no.4
• /
• pp.35-41
• /
• 2020

This paper proposes an algorithm to improve the compression performance of the adaptive multi-rate (AMR) speech coding using the context tree weighting (CTW) method. AMR is the voice encoding standard adopted by IMT-2000, and supports 8 transmission rates from 4.75 kbit/s to 12.2 kbit/s to cope with changes in the channel condition. CTW as a kind of the arithmetic coding, uses a variable-order Markov model. Considering that CTW operates bit by bit, we propose an algorithm that re-orders AMR data and compresses them with CTW. To verify the validity of the proposed algorithm, an experiment is conducted to compare the proposed algorithm with existing compression methods including ZIP in terms of compression ratio. Experimental results indicate that the average additional compression rate in AMR data is about 3.21% with ZIP and about 9.10% with the proposed algorithm. Thus our algorithm improves the compression performance of AMR data by about 5.89%.